0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

JESD204B接口标准如何用于ADC到FPGA设计中

EE techvideo 来源:EE techvideo 2019-08-01 06:15 次阅读

ADI和Xilinx的专家解释了JESD204B接口标准的重要性,并说明了该标准如何用于ADCFPGA设计中。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1603

    文章

    21329

    浏览量

    593288
  • adi
    adi
    +关注

    关注

    143

    文章

    45773

    浏览量

    240060
收藏 人收藏

    评论

    相关推荐

    抓住JESD204B接口功能的关键问题

    JESD204B是最近批准的JEDEC标准用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该
    的头像 发表于 03-26 08:22 349次阅读
    抓住<b class='flag-5'>JESD204B</b><b class='flag-5'>接口</b>功能的关键问题

    JESD204B的常见疑问解答

    送数据。在历代转换器,低压差分信号(LVDS)和并行接 口允许对DAC或ADC的最低有效位(LSB)或最高有效位(MSB)进行简单探测/调试,检查函数转换器是否正在工作。使用JESD204B
    发表于 01-03 06:35

    AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?

    目前,我在设计想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D转换器AD9683转换完成后的数据。但是JESD204 IP核的端口很多,我不知道应该如何将
    发表于 12-15 07:14

    ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决?

    always的每个SYSREF都进行同步模式,发现当时AD9680配置完成,JESD204B IP核配置完成,启动SYSREF时钟产生,第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
    发表于 12-12 08:03

    使用JESD204B连接AD9164时,CGS过程无法完成是什么原因导致?

    我使用的是KC705板卡,调用了里面JESD204B的IP核,使用模式为interpolation值为4,4条链路,DAC频率为2.5GHZ,通道速度为6.25GHZ,出现的问题是: 帧同步过程
    发表于 12-12 07:28

    AD9690配置在JESD204B sublcass 0模式下,AD9690的SYSREF±输入管脚怎么处理?

    用单片AD9690采集数据给FPGA,不要求确定延迟,因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下,对于AD9690的SYSREF±的输入管脚怎么处理?以及AD9690工作在subclass 0 模式下还有没有其他要注意的地方
    发表于 12-12 06:16

    AD9136的JESD204B链路无法建立是怎么回事?

    使用内部PLL,输入参考频率为100MHz。在采样率时钟设置为1GHz时,DAC的JESD204B链路能建立,但是当频率改为1.5GHz时,SYNC一直为低。其他相关寄存器都已经修改,serdes
    发表于 12-05 08:17

    AD9680通过0x570和0X56E寄存器快速配置JESD204B,电路锁相环无法锁定,204B无法正常输出数据怎么解决?

    9680测试评估遇到问题: 按照数据手册的配置步骤,关断链路,通过0x570和0X56E寄存器快速配置JESD204B,链路上电后,电路锁相环无法锁定,204B无法正常输出数据。
    发表于 12-05 08:04

    使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决?

    我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图,发现REG470和REG471都为0xFF,而REG472始终为0.不知有谁知道是什么原因?该如何解
    发表于 12-04 07:30

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

    AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
    发表于 12-04 07:27

    JESD204B规范的传输层介绍

    电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
    发表于 11-28 10:43 0次下载
    <b class='flag-5'>JESD204B</b>规范的传输层介绍

    AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

    电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
    发表于 10-16 19:02
    AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C Dual <b class='flag-5'>ADC</b> Data Sheet AD9207: 12-Bit, 6 GSPS, <b class='flag-5'>JESD204B</b>/<b class='flag-5'>JESD204</b>C Dual <b class='flag-5'>ADC</b> Data Sheet

    JESD204B链路中断时的基本调试技巧

    本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
    的头像 发表于 07-10 16:32 997次阅读
    <b class='flag-5'>JESD204B</b>链路中断时的基本调试技巧

    JESD204BFPGA中的新流行语吗

    JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JE
    的头像 发表于 05-26 14:49 389次阅读
    <b class='flag-5'>JESD204B</b>是<b class='flag-5'>FPGA</b>中的新流行语吗

    JED204B是什么?JESD204B的分类及优缺点介绍

    大部分的ADC和DAC都支持子类1,JESD204B标准协议中子类1包括:传输层,链路层,物理层。在少部分资料中也会介绍含有应用层,应用层是对JESD204B进行配置的
    发表于 05-10 15:52 1626次阅读
    JED<b class='flag-5'>204</b>B是什么?<b class='flag-5'>JESD204B</b>的分类及优缺点介绍