0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

三星宣布已完成5纳米FinFET工艺技术开发

半导体动态 来源:工程师吴畏 2019-04-16 17:27 次阅读

4月16日,三星官网发布新闻稿,宣布已经完成5纳米FinFET工艺技术开发,现已准备好向客户提供样品。

与7纳米工艺相比,三星的5纳米FinFET工艺技术提供了高达25%的逻辑面积效率提升。同时由于工艺改进,其功耗降低了20%、性能提高了10%,从而使芯片能够拥有更具创新性的标准单元架构。

跨越到5纳米工艺,除了在功率性能区域(PPA)的数据提高之外,客户还可以充分利用EUV(极紫外光刻)技术,推动产品接近性能极限。

除此之外,还可以将7纳米的相关知识产权重用到5纳米工艺上,使得客户从7纳米向5纳米过渡时可以大幅降低成本,缩短5纳米产品的开发周期。

三星表示,自2018年第四季度以来,三星5纳米产品就拥有了强大的设计基础设施,包括工艺设计工具、设计方法、电子设计自动化工具和IP。此外,三星晶圆厂已经开始向客户提供5纳米多项目晶圆服务。

2018年10月,三星宣布将首次生产7纳米制程芯片,这是三星首个采用EUV光刻技术的产品。目前,三星已于今年年初开始批量生产7纳米芯片。

除了7纳米与5纳米之外,三星还在与客户开发6纳米芯片,同样是一种基于EUV技术的芯片产品。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三星电子
    +关注

    关注

    34

    文章

    15605

    浏览量

    180128
  • FinFET
    +关注

    关注

    10

    文章

    247

    浏览量

    89695
  • EUV
    EUV
    +关注

    关注

    8

    文章

    578

    浏览量

    85581
收藏 人收藏

    评论

    相关推荐

    三星半导体将其“第二代3纳米工艺正式更名为“2纳米”!

    近期,科技巨头三星半导体做出了一个引人注目的决策:将其“第二代3纳米工艺正式更名为“2纳米”。
    的头像 发表于 03-06 13:42 539次阅读

    三星携手高通共探2nm工艺新纪元,为芯片技术树立新标杆

    三星与高通的合作正在不断深化。高通计划采纳三星代工工厂的尖端全栅极(GAA)工艺技术,以优化和开发下一代ARM Cortex-X CPU。
    的头像 发表于 02-25 15:31 375次阅读

    MEMS封装中的封帽工艺技术

    密性等。本文介绍了五种用于MEMS封装的封帽工艺技术,即平行缝焊、钎焊、激光焊接、超声焊接和胶粘封帽。总结了不同封帽工艺的特点以及不同MEMS器件对封帽工艺的选择。本文还介绍了几种常用的吸附剂类型,针对吸附剂易于饱和问题,给出了
    的头像 发表于 02-25 08:39 320次阅读
    MEMS封装中的封帽<b class='flag-5'>工艺技术</b>

    Samsung研发第二代3纳米工艺 SF3

    据报道,韩国三星代工厂已经开始试制其第二代 3 纳米级别工艺技术的芯片,称为 SF3。这一发展标志着半导体行业的一个重要里程碑,因为三星与台积电竞争下一代先进
    的头像 发表于 01-22 16:10 503次阅读
    Samsung研发第二代3<b class='flag-5'>纳米</b><b class='flag-5'>工艺</b> SF3

    韩国宣称已完成应用机器人自主探索隧道的技术研究

    近日,韩国国防开发署宣称已完成了应用机器人自主探索隧道的技术研究。
    的头像 发表于 12-18 10:42 706次阅读

    小型电桥技术开发概要

    小型电桥技术开发概要
    的头像 发表于 11-22 09:17 243次阅读
    小型电桥<b class='flag-5'>技术开发</b>概要

    新思科技携手是德科技、Ansys面向台积公司4 纳米射频FinFET工艺推出全新参考流程,助力加速射频芯片设计

    是德科技(Keysight)、Ansys共同推出面向台积公司业界领先N4PRF工艺(4纳米射频FinFET工艺)的全新参考流程。该
    发表于 10-30 16:13 127次阅读

    电子产品装联工艺技术详解

    电子产品装联工艺技术详解
    的头像 发表于 10-27 15:28 466次阅读
    电子产品装联<b class='flag-5'>工艺技术</b>详解

    #美国 #三星 美国彻底放弃卡脖子吗?美国同意三星电子向中国工厂提供设备!

    三星电子
    深圳市浮思特科技有限公司
    发布于 :2023年10月11日 13:47:16

    三星计划采用12纳米技术,提升内存模组容量

    日前有信息称,三星将采用 12纳米 (nm) 级工艺技术,生产ERP开发出其容量最大的32Gb DDR5 DRAM,而这样就可以在相同封装尺寸下,容量是16Gb内存模组的两倍。
    的头像 发表于 09-04 10:53 499次阅读

    2nm芯片设计成本曝光

    随着 2014 年 FinFET 晶体管的推出,芯片设计成本开始飙升,近年来随着 7 纳米和 5 纳米工艺技术的发展,芯片设计成本尤其高。
    发表于 09-01 16:10 604次阅读
    2nm芯片设计成本曝光

    2006电子元器件搪锡工艺技术要求

    2006电子元器件搪锡工艺技术要求
    发表于 08-23 16:48 3次下载

    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 FinFET 制程

    流程现已通过 Intel 16 FinFET 工艺技术认证,其 Design IP 现可支持 Intel Foundry Services(IFS)的此工艺节点。 与此同时,Cadence 和 Intel 共同发布
    的头像 发表于 07-14 12:50 411次阅读
    Cadence 数字、定制/模拟设计流程通过认证,Design IP 现已支持 Intel 16 <b class='flag-5'>FinFET</b> 制程

    三星3纳米良率不超过20% 将重新拟定制程工艺时间节点

    三星最新公布的制程工艺技术路线图显示,该公司计划在2025年开始量产2纳米级SF2工艺,以满足客户对高性能处理器的需求。此前,三星已于今年公
    的头像 发表于 06-29 16:26 1307次阅读