0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

两张图看懂Intel3D逻辑芯片封装技术

半导体动态 来源:工程师吴畏 作者:全球半导体观察 2018-12-14 16:03 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

在近日举行的英特尔“架构日”活动中,英特尔不仅展示了基于10纳米的PC、数据中心和网络系统,支持人工智能和加密加速功能的下一代“Sunny Cove”架构,还推出了业界首创的3D逻辑芯片封装技术——Foveros。这一全新的3D封装技术首次引入了3D堆叠的优势,可实现在逻辑芯片上堆叠逻辑芯片。

以下两张图,是对这一突破性发明的详细介绍,第一张图展示了Foveros如何与英特尔?嵌入式多芯片互连桥接(EMIB)2D封装技术相结合,将不同类型的小芯片IP灵活组合在一起,第二张图则分别从俯视和侧视的角度透视了“Foveros” 3D封装技术。

据悉,英特尔预计将从2019年下半年开始推出一系列采用Foveros技术的产品。首款Foveros产品将整合高性能10nm计算堆叠“芯片组合”和低功耗22FFL基础晶片。它将在小巧的产品形态中实现世界一流的性能与功耗效率。

继2018年英特尔推出突破性的嵌入式多芯片互连桥接(EMIB)2D封装技术之后, Foveros将成为下一个技术飞跃。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53562

    浏览量

    459370
  • 封装
    +关注

    关注

    128

    文章

    9147

    浏览量

    147914
  • intel
    +关注

    关注

    19

    文章

    3506

    浏览量

    190577
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    3D封装架构的分类和定义

    3D封装架构主要分为芯片芯片集成、封装封装集成和异构集成三大类,分别采用TSV、TCB和混合
    的头像 发表于 10-16 16:23 1362次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>封装</b>架构的分类和定义

    Socionext推出3D芯片堆叠与5.5D封装技术

    3D及5.5D的先进封装技术组合与强大的SoC设计能力,Socionext将提供高性能、高品质的解决方案,助力客户实现创新并推动其业务增长。
    的头像 发表于 09-24 11:09 2180次阅读
    Socionext推出<b class='flag-5'>3D</b><b class='flag-5'>芯片</b>堆叠与5.5<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    WLAN/WiMAX 时钟选型:TCXO/VCXO/OCXO 如何影响 EVM/CFO(含两张对比

    “相噪积分带宽”“目标 MCS EVM”“温漂-CFO”占比占坑位。 4) 两张关键「对比曲线」在哪里看? 论坛不一定支持内嵌 SVG,给你直达锚点(可放大查看): 相噪对比(TCXO/VCXO
    发表于 08-25 14:25

    Chiplet与3D封装技术:后摩尔时代的芯片革命与屹立芯创的良率保障

    在摩尔定律逐渐放缓的背景下,Chiplet(小芯片技术3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,
    的头像 发表于 07-29 14:49 750次阅读
    Chiplet与<b class='flag-5'>3D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>:后摩尔时代的<b class='flag-5'>芯片</b>革命与屹立芯创的良率保障

    一文详解多芯片封装技术

    芯片封装在现代半导体领域至关重要,主要分为平面多芯片封装和多芯片堆叠封装。多
    的头像 发表于 05-14 10:39 1689次阅读
    一文详解多<b class='flag-5'>芯片</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    如何看懂电路——超级完整版

    单元之间的逻辑关系和整机的逻辑功能的。为了和模拟电路的电路区别开来,就把这种叫做逻辑电路图,简称逻辑
    发表于 04-01 15:19

    3D封装与系统级封装的背景体系解析介绍

    的核心技术,正在重塑电子系统的集成范式。3D封装通过垂直堆叠实现超高的空间利用率,而SiP则专注于多功能异质集成,者共同推动着高性能计算、人工智能和物联网等领域的
    的头像 发表于 03-22 09:42 1629次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>封装</b>与系统级<b class='flag-5'>封装</b>的背景体系解析介绍

    使用MSVC编译器重新生成了DLP_SDK,执行Prepare DLP LightCrafter 4500时,生成的两张格雷码编码图片有问题,为什么?

    最近完成使用MSVC编译器重新生成了DLP_SDK,并且将TIDA-00254项目也在msvc编译器下重新生成成功,但是在执行Prepare DLP LightCrafter 4500时,生成的两张格雷码编码图片有问题,如附件,请问,这种情况是怎么回事?
    发表于 02-28 06:37

    先进封装技术:3.5D封装、AMD、AI训练降本

    受限,而芯片级架构通过将SoC分解为多个小芯片(chiplets),利用先进封装技术实现高性能和低成本。 芯片级架构通过将传统单片系统
    的头像 发表于 02-14 16:42 1757次阅读
    先进<b class='flag-5'>封装</b><b class='flag-5'>技术</b>:3.5<b class='flag-5'>D</b><b class='flag-5'>封装</b>、AMD、AI训练降本

    高密度3-D封装技术全解析

    随着半导体技术的飞速发展,芯片集成度和性能要求日益提升。传统的二维封装技术已经难以满足现代电子产品的需求,因此,高密度3-D
    的头像 发表于 02-13 11:34 1467次阅读
    高密度<b class='flag-5'>3-D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>全解析

    芯片3D堆叠封装:开启高性能封装新时代!

    在半导体行业的快速发展历程中,芯片封装技术始终扮演着至关重要的角色。随着集成电路设计复杂度的不断提升和终端应用对性能、功耗、尺寸等多方面要求的日益严苛,传统的2D
    的头像 发表于 02-11 10:53 2498次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>3D</b>堆叠<b class='flag-5'>封装</b>:开启高性能<b class='flag-5'>封装</b>新时代!

    2.5D3D封装技术介绍

    整合更多功能和提高性能是推动先进封装技术的驱动,如2.5D3D封装。 2.5D/
    的头像 发表于 01-14 10:41 2647次阅读
    2.5<b class='flag-5'>D</b>和<b class='flag-5'>3D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>介绍

    技术前沿:半导体先进封装从2D3D的关键

    技术前沿:半导体先进封装从2D3D的关键 半导体分类 集成电路封测技术水平及特点     1. 发展概述 ·自20世纪90年代以来,集成电
    的头像 发表于 01-07 09:08 3155次阅读
    <b class='flag-5'>技术</b>前沿:半导体先进<b class='flag-5'>封装</b>从2<b class='flag-5'>D</b>到<b class='flag-5'>3D</b>的关键

    最全对比!2.5D vs 3D封装技术

    2.5D封装技术是一种先进的异构芯片封装技术,它巧妙地利用中介层(Interposer)作为多个
    的头像 发表于 12-25 18:34 6463次阅读