0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

EUV光刻工艺终于商业化 新一代EUV光刻工艺正在筹备

半导体动态 来源:网络整理 作者:工程师吴畏 2018-10-30 16:28 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着三星宣布7nm EUV工艺的量产,2018年EUV光刻工艺终于商业化了,这是EUV工艺研发三十年来的一个里程碑。不过EUV工艺要想大规模量产还有很多技术挑战,目前的光源功率以及晶圆产能输出还没有达到理想状态,EUV工艺还有很长的路要走。在现有的EUV之外,ASML与IMEC比利时微电子中心还达成了新的合作协议,双方将共同研发新一代EUV光刻机,NA数值孔径从现有的0.33提高到0.5,可以进一步提升光刻工艺的微缩水平,制造出更小的晶体管

NA数值孔径对光刻机有什么意义?,决定光刻机分辨率的公式如下:

光刻机分辨率=k1*λ/NA

k1是常数,不同的光刻机k1不同,λ指的是光源波长,NA是物镜的数值孔径,所以光刻机的分辨率就取决于光源波长及物镜的数值孔径,波长越短越好,NA越大越好,这样光刻机分辨率就越高,制程工艺越先进。

现在的EUV光刻机使用的是波长13.5nm的极紫外光,而普通的DUV光刻机使用的是193nm的深紫外光,所以升级到EUV光刻机可以大幅提升半导体工艺水平,实现7nm及以下工艺。

但是改变波长之后再进一步提升EUV光刻机的分辨率就要从NA指标上下手了,目前的光刻机使用的还是NA=0.33的物镜系统,下一代的目标就是NA=0.5及以上的光学系统了。

如今ASML与IMEC合作的就是高NA的EUV工艺了,双方将成立一个联合实验室,在EXE:5000型光刻机上使用NA=0.55的光学系统,更高的NA有助于将EVU光源投射到更广阔的晶圆上从而提高半导体工艺分辨率,减少晶体管尺寸。

如今这项研究才刚刚开始,所以新一代EUV光刻工艺问世时间还早,此前ASML投资20亿美元入股蔡司公司,目标就是合作研发NA=0.5的物镜系统,之前公布的量产时间是2024年,这个时间点上半导体公司的制程工艺应该可以到3nm节点了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 光刻
    +关注

    关注

    8

    文章

    356

    浏览量

    31153
  • EUV
    EUV
    +关注

    关注

    8

    文章

    614

    浏览量

    88524
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    中国打造自己的EUV光刻胶标准!

    其他工艺器件的参与才能保障芯片的高良率。   以光刻胶为例,这是决定芯片 图案能否被精准 刻下来的“感光神经膜”。并且随着芯片步入 7nm及以下先进制程芯片 时代,不仅需要EUV光刻
    的头像 发表于 10-28 08:53 5831次阅读

    俄罗斯亮剑:公布EUV光刻机路线图,挑战ASML霸主地位?

    了全球 EUV 光刻设备市场,成为各国晶圆厂迈向 7nm、5nm 乃至更先进制程绕不开的 “守门人”。然而,近日俄罗斯科学院微结构物理研究所公布的份国产 EUV
    的头像 发表于 10-04 03:18 9379次阅读
    俄罗斯亮剑:公布<b class='flag-5'>EUV</b><b class='flag-5'>光刻</b>机路线图,挑战ASML霸主地位?

    【新启航】玻璃晶圆 TTV 厚度在光刻工艺中的反馈控制优化研究

    、引言 玻璃晶圆在半导体制造、微流控芯片等领域应用广泛,光刻工艺作为决定器件图案精度与性能的关键环节,对玻璃晶圆的质量要求极为严苛 。总厚度偏差(TTV)是衡量玻璃晶圆质量的重要指标,其厚度
    的头像 发表于 10-09 16:29 471次阅读
    【新启航】玻璃晶圆 TTV 厚度在<b class='flag-5'>光刻工艺</b>中的反馈控制优化研究

    白光干涉仪在EUV光刻后的3D轮廓测量

    EUV(极紫外)光刻技术凭借 13.5nm 的短波长,成为 7nm 及以下节点集成电路制造的核心工艺,其光刻后形成的三维图形(如鳍片、栅极、接触孔等)尺寸通常在 5-50nm 范围,高
    的头像 发表于 09-20 09:16 538次阅读

    EUV光刻胶材料取得重要进展

    电子发烧友网综合报道 随着集成电路工艺的不断突破, 当制程节点持续向7nm及以下迈进,传统的光刻技术已难以满足高精度、高密度的制造需求,此时,波长13.5nm的极紫外(EUV光刻技术
    的头像 发表于 08-17 00:03 4004次阅读

    3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用

    光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦显微镜凭借非
    的头像 发表于 08-05 17:46 782次阅读
    3D 共聚焦显微镜 | 芯片制造<b class='flag-5'>光刻工艺</b>的表征应用

    MEMS制造领域中光刻Overlay的概念

    在 MEMS(微机电系统)制造领域,光刻工艺是决定版图中的图案能否精确 “印刷” 到硅片上的核心环节。光刻 Overlay(套刻精度),则是衡量光刻机将不同层设计图案对准精度的关键指标。光刻
    的头像 发表于 06-18 11:30 1328次阅读
    MEMS制造领域中<b class='flag-5'>光刻</b>Overlay的概念

    光刻工艺中的显影技术

    光刻工艺概述 光刻工艺是半导体制造的核心技术,通过光刻胶在特殊波长光线或者电子束下发生化学变化,再经过曝光、显影、刻蚀等工艺过程,将设计
    的头像 发表于 06-09 15:51 1836次阅读

    光刻胶的类型及特性

    光刻胶类型及特性光刻胶(Photoresist),又称光致抗蚀剂,是芯片制造中光刻工艺的核心材料。其性能直接影响芯片制造的精度、效率和可靠性。本文介绍了光刻胶类型和
    的头像 发表于 04-29 13:59 6913次阅读
    <b class='flag-5'>光刻</b>胶的类型及特性

    光刻工艺的主要流程和关键指标

    光刻工艺贯穿整个芯片制造流程的多次重复转印环节,对于集成电路的微缩和高性能起着决定性作用。随着半导体制造工艺演进,对光刻分辨率、套准精度和可靠性的要求持续攀升,
    的头像 发表于 03-27 09:21 3018次阅读
    <b class='flag-5'>光刻工艺</b>的主要流程和关键指标

    EUV光刻技术面临新挑战者

      EUV光刻有多强?目前来看,没有EUV光刻,业界就无法制造7nm制程以下的芯片。EUV光刻
    的头像 发表于 02-18 09:31 1891次阅读
    <b class='flag-5'>EUV</b><b class='flag-5'>光刻</b>技术面临新挑战者

    芯片制造:光刻工艺原理与流程

    光刻是芯片制造过程中至关重要的步,它定义了芯片上的各种微细图案,并且要求极高的精度。以下是光刻过程的详细介绍,包括原理和具体步骤。   光刻原理‍‍‍‍‍‍
    的头像 发表于 01-28 16:36 3053次阅读
    芯片制造:<b class='flag-5'>光刻工艺</b>原理与流程

    纳米压印光刻技术旨在与极紫外光刻EUV)竞争

    来源:John Boyd IEEE电气电子工程师学会 9月,佳能交付了种技术的首个商业版本,该技术有朝日可能颠覆最先进硅芯片的制造方式。这种技术被称为纳米压印光刻技术(NIL
    的头像 发表于 01-09 11:31 1121次阅读

    日本首台EUV光刻机就位

    本月底完成。 Rapidus 计划 2025 年春季使用最先进的 2 纳米工艺开发原型芯片,于 2027 年开始大规模生产芯片。 EUV 机器结合了特殊光源、镜头和其他技术,可形成超精细电路图案。该系统体积小,不易受到振动和其他干扰。 ASML 是全球唯
    的头像 发表于 12-20 13:48 1406次阅读
    日本首台<b class='flag-5'>EUV</b><b class='flag-5'>光刻</b>机就位

    【「大话芯片制造」阅读体验】+芯片制造过程工艺面面观

    曝光部分,负性光刻胶去除未曝光部分)->预烘烤->曝光->显影 提到了个公式R=kλ/NA即分辨率正比于波长λ 然后介绍了蚀刻工艺的形状加工
    发表于 12-16 23:35