0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

借助Cadence Genus自底而上流程加速芯片设计

Cadence楷登 来源:Cadence Blog 2026-05-27 14:15 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文翻译转载于:Cadence Blog

作者:Neha Joshi

坦白来说,采用自上而下的方式去攻克现代 SoC 设计,无异于试图一口气吃掉三层蛋糕一样——不仅混乱不堪、令人望而却步,最终还很可能让蛋糕沾满你的键盘。而 Cadence Genus 综合解决方案中自底而上设计流程应运而生:这一工程方案,就如同将那块蛋糕精准切成大小适中的、易于吃掉的小块。

但自底而上的流程到底是什么?

想象一下,你正在组装一艘宇宙飞船,区别于在车库里独自打造整艘飞船,你会让专业团队分别独立研发引擎、机翼乃至杯架。每个团队都会交付一个直接投入使用的模块——有时作为宏(.lib),有时作为接口逻辑模型(ILM)。而 Cadence 的解决方案可让你在顶层设计中轻松完成这些模块的“即插即用”集成,完全无需繁琐的临时调试。

从技术角度来看,Genus 中自下而上的流程具备以下核心价值:

可以独立综合各个子模块,生成准确的时序与物理模型(如 ETM、ILM、LEF、DEF 等)。

这些预综合完成的模块将集成到顶层设计中,彻底消除冗余综合步骤,显著节省宝贵的 CPU 运算资源。

Genus 支持多种流程类型:基于宏单元(.lib)的逻辑和物理流程,以及基于接口逻辑模型(ILM)和物理流程——包括与 Innovus 物理实现系统的无缝集成,以及借助 iSpatial 技术实现的物理感知建模。

最终成效如何?设计收敛速度显著加快,设计结果质量(QoR)大幅提升,团队工作得以并行推进——你终于能在咖啡变凉之前下班了。

最棒的一点是什么?

你完全不必通过破译“古老卷轴”般的晦涩文档,或是解读命令行中令人费解的报错信息来学习这一切。我们提供了一系列培训视频,以清晰的逻辑、实用的案例,以及恰到好处的技术细节,将复杂的知识拆解开来,让学习过程既专业又不失趣味。

你准备好征服设计的复杂性、惊艳你的团队,甚至让咖啡机都嫉妒你的高效了吗?欢迎来到 Genus 中自底而上综合流程的世界——在这里,模块化设计与最高生产力完美结合,而学习,只需观看一段视频即可开启!

为何选择自底向上?

因为自顶向下的方法已然过时

现代芯片设计类似于用积木组装宇宙飞船——只不过这些“积木”是 RTL 模块,且背后的风险与代价要高得多。Genus 综合解决方案所采用的自底而上思路,能帮助你将超大规模设计拆解为可管理的子模块,先对各子模块独立完成综合,再在顶层完成整体拼装。最终成效如何?更快的设计迭代、更优的结果质量 (QoR),以及让所有参与者都能少些焦头烂额的顺畅体验。

自底而上的设计实践:

技巧、诀窍与避坑指南

参数化模块:防止参数不匹配导致设计成为“黑匣子”。通过正确配置 Genus 属性,确保模块间关联顺畅、协作稳定。

复杂端口:将端口扁平化处理,并统一子模块与顶层设计的命名规范,让集成流程一帆风顺。

可测性设计(DFT)和接口逻辑模型(ILM):若插入 DFT 逻辑,需在顶层读取子模块的核心测试语言(CTL)文件;物理实现流程中,请始终使用 Innovus 生成的 ILM 文件。

版本兼容性:保持 Genus 和 Innovus 版本同步——将它们视作需要步调一致的舞伴,才能避免配合失误。

常见问题解答:

因为我们知道你会问

1为什么使用接口逻辑模型(ILMs)?

ILMs 具备高精度、高效率的特性,同时能大幅简化调试流程。

2ILMs 可以在任何设计阶段生成吗?

完全可以。可在布局前(prePlace)、时钟树综合前(preCTS)、时钟树综合后(postCTS)或布线后(postRoute)任一阶段生成。

3若出现警告消息该如何处理?

请先检查相关设置;若仍有疑问,请访问 Cadence ASK 门户以获得技术协助。

在哪里观看这些视频

前往 ASK 门户,获取深度技术干货、课程,以及能让你伴着最爱的零食从容解决问题的实用技巧。

复制如下链接至浏览器打开 ASK 门户:

https://ask.cadence.com/

奖励功能

短视频增强体验:通过短视频丰富 Genus 综合解决方案的使用体验:访问《Genus Synthesis Solution 视频库》。

免费在线培训:所有具有 Cadence ASK 账号的 Cadence 客户均可免费参加在线培训。对于讲师指导的培训课程(“直播式”或“混合式”),请随时与 Digital-Marketing-China@cadence.com 联系。

加速学习体验:准备好迎接高效加速学习体验吧!

获取数字徽章:完成培训后领取数字徽章,彰显你所积累的专业技能。

准备好进阶了吗?

拿起你最喜欢的饮料,让 Genus 综合解决方案带你领略自底而上设计的精妙。通过这些培训资料,你不仅能精通相关流程,更能享受这段学习之旅(甚至可能在过程中会心一笑)。

请谨记

在综合设计领域,自底而上不仅是一种流程——它更是一种设计哲学。依托 Genus,你始终在向成功稳步迈进!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    40

    文章

    4660

    浏览量

    230634
  • Cadence
    +关注

    关注

    68

    文章

    1041

    浏览量

    147539
  • 芯片设计
    +关注

    关注

    15

    文章

    1184

    浏览量

    56826

原文标题:数字实现博客 | 模块化魔法:借助 Genus 自底而上流程加速芯片设计

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Cadence携手TSMC加速新一代AI芯片设计

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布进一步拓展其与台积公司(TSMC)长期以来的合作关系,旨在加速 AI 驱动的半导体创新。
    的头像 发表于 05-15 15:13 352次阅读

    Cadence与NVIDIA扩大合作以加速新一代工程设计流程

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布扩大与 NVIDIA 的合作,共同推出涵盖代理式 AI、物理仿真与数字孪生的加速解决方案,以解锁更高水平的生产力,加速从半导体设计、物理 AI 系统到超大规模
    的头像 发表于 04-28 09:34 465次阅读

    Cadence 与 Google 合作,利用 ChipStack AI Super Agent 在 Google Cloud 上扩展 AI 驱动的芯片设计

    Cadence ChipStack AI Super Agent 集成 Google Gemini 模型,加速新一代代理驱动型设计自动化 Cadence近日宣布与 Google Cloud 达成战略
    的头像 发表于 04-24 13:22 235次阅读

    Cadence与Google合作,利用ChipStack AI Super Agent在Google Cloud上扩展AI驱动的芯片设计

    Cadence ChipStack AI Super Agent 集成 Google Gemini 模型,加速新一代代理驱动型设计自动化 中国上海,2026 年 4 月 24 日 —— 半导体与系统
    的头像 发表于 04-24 10:36 2613次阅读

    器件工艺协同优化中加速版图设计的三种方法

    器件工艺协同优化(DTCO)流程需要生成海量版图。本文将介绍几种借助自动化手段,加速这一耗时流程的实现方法。
    的头像 发表于 03-24 09:41 367次阅读
    器件工艺协同优化中<b class='flag-5'>加速</b>版图设计的三种方法

    NVIDIA携手全球工业软件巨头构建AI智能体加速设计与工程开发流程

    GTC — NVIDIA 今日宣布,正与包括 Cadence、达索系统、PTC、西门子和新思科技等在内的全球领先工业软件厂商合作,将 NVIDIA CUDA-X™、NVIDIA Omniverse
    的头像 发表于 03-19 15:39 537次阅读

    加快进程!Meta计划2027年前推出四代研AI芯片

    电子发烧友网报道(文/李弯弯)近日,Meta对外宣布,计划在2027年前推出四代研人工智能芯片,旨在满足自身快速增长的AI计算需求,降低对外部芯片供应商的依赖。Meta表示,未来几
    的头像 发表于 03-16 08:57 1.2w次阅读

    借助 AI 从流程可视化到流程优化的 6 个步骤

    借助 Minitab Solution Center与 Simul8,将日常流程损耗转化为可量化的效能提升 生活各处都看到流程的影子,无论是逛杂货店、排队买咖啡,还是收拾行李准备度假。你是否曾发现
    的头像 发表于 12-16 13:51 403次阅读

    Cadence Genus低功耗综合工具在芯片设计中的作用

    芯片设计中功耗的规划,其实和管理每月的预算很像。要是不盯着“瓦数”都花在了哪儿,最后可能做出一个华而不实且毫无效率的芯片。这就好比把工资全砸在新奇的数码产品上,却忘了交房租。到头来,芯片不仅会陷入功耗透支的境地,还会背上沉重的“
    的头像 发表于 12-11 10:10 1067次阅读

    Cadence 借助 NVIDIA DGX SuperPOD 模型扩展数字孪生平台库,加速 AI 数据中心部署与运营

    [1]  利用搭载 DGX GB200 系统的 NVIDIA DGX SuperPOD[2] 数字孪生系统实现了库的重大扩展 。借助 NVIDIA 高性能加速计算平台的新模型,数据中心设计人员与操作
    的头像 发表于 09-15 15:19 1749次阅读

    Cadence推出Cerebrus AI Studio

    为了满足高复杂度半导体芯片设计中面临的时间节点紧迫、设计目标极具挑战性以及设计专家短缺等诸多挑战,Cadence 推出 Cadence Cerebrus AI Studio。这是业界首个支持代理式 AI 的多模块、多用户设计平台
    的头像 发表于 07-07 16:12 1744次阅读

    一文看懂芯片的设计流程

    引言:前段时间给大家做了芯片设计的知识铺垫(关于芯片设计的一些基本知识),今天这篇,我们正式介绍芯片设计的具体流程芯片分为数字
    的头像 发表于 07-03 11:37 3240次阅读
    一文看懂<b class='flag-5'>芯片</b>的设计<b class='flag-5'>流程</b>

    借助Cadence工具简化PCB设计流程

    本文中,Priya 和 Gopi 分享了如何使用集成到 Allegro X Design 平台的 Sigrity X Aurora PCB Analysis 来缩短 PCB 设计周期,并提供了有关他们使用该软件的经验的更多见解。
    的头像 发表于 07-01 14:34 2080次阅读

    新思科技携手微软借助AI技术加速芯片设计

    近日,微软Build大会在西雅图盛大开幕,聚焦AI在加速各行业(包括芯片设计行业)科学突破方面的变革潜力。作为Microsoft Discovery平台发布的启动合作伙伴,新思科技亮相本次大会,并携手微软将AI融入芯片设计,开发
    的头像 发表于 06-27 10:23 1339次阅读

    Cadence Conformal AI Studio助力前端验证设计

    Cadence 推出最新的前端验证设计方案 Conformal AI Studio,专为解决日益复杂的前端设计挑战打造,旨在提升设计人员的工作效率,进而优化全流程功耗、效能和面积(PPA)等设计目标。
    的头像 发表于 06-04 11:16 2169次阅读