器件工艺协同优化中加速版图设计的三种方法

文章来源：EETOP

原文作者：Sandra Shaji

本文介绍了器件工艺协同优化中加速版图设计的三种方法。

器件工艺协同优化（DTCO）流程需要生成海量版图。本文将介绍几种借助自动化手段，加速这一耗时流程的实现方法。

随着工艺节点持续微缩，简单的环形振荡器仿真已无法为器件、标准单元与后端互连（BEOL）架构决策提供足够指导。因此，晶圆代工厂正大力投入新工艺节点与工艺设计套件（PDK）的开发方法，器件工艺协同优化（DTCO）也随之兴起。

DTCO 是一套覆盖多阶段的设计方法，从工艺假设、器件架构到后端互连定义全流程贯穿；同时也用于制定光刻与工艺限制相关的设计规则，并在模块级 RTL 阶段完成规则验证。在工艺定义早期引入 DTCO，可确保架构决策能够满足模块级的功耗、性能与面积（PPA）目标。

版图创建：DTCO 中的核心挑战

DTCO 流程始于工艺假设、器件架构与互连规则定义（包括材料与几何结构）；随后对器件进行仿真，并从器件电流与电容特性中提取 BSIM-CMG 紧凑模型；最终基于约束条件完成标准单元库的搭建。

单元版图工作包括晶体管的布局与布线、电源地连接布线，以及信号输入输出引脚定位。通过版图与原理图一致性检查（LVS）工具比对版图与原理图，验证逻辑正确性；通过设计规则检查（DRC）确保版图满足所有设计规则。

当通过 LVS 与 DRC 的版图完成后，需要提取单元互连的电阻电容（RC）参数 —— 这些参数基于材料与几何假设建模得到。最终，将 RC 网表与器件模型结合，用于单元特性表征，生成时序功耗模型的 liberty 文件，供模块布局布线仿真使用。

一套单元库包含数百个标准单元，若对每种架构都手动完成版图，会带来巨大的时间开销，导致DTCO 难以实现合理的迭代周期。为加快评估效率，需要采用自动化版图生成方案。

本文将介绍三种加速版图设计阶段的方法：

层次化版图设计：支持工程师复用基础模块，少量修改即可自动同步到所有单元，大幅减少工作量。

文本式 GDS（GDT）：提供人类可读格式，便于版图解析、编辑与文本差异对比。

Python gdspy：提供可编程方案，用于批量版图处理，尤其适用于扁平化、非层次化的单元库。

面向版图创建的层次化设计

版图工程师无需为每种单元架构方案从头绘制每个晶体管与互连线，而是可以构建一套可复用的层次化模块，并在标准单元中实例化调用。层次化模块的任何修改，都会自动同步到所有调用它的标准单元中，从而节省大量时间。只需微调少量单元，即可快速搭建面向不同架构的版图库，版图阶段无需大量重复手动工作。

文本式GDS：GDT 格式

图1. 适用于 GDS 的简单版图示例

EDA 工具可轻松将此类版图转换为 GDSII 文件格式。开源工具 GDS2GDT可进一步将版图从GDSII 格式转为 GDT 文本格式。上述版图对应的 GDT 格式如图 2 所示。

图2. 图1对应的 GDT 格式

GDS 的文本可读格式使用更加便捷：可直接通过编辑多边形、路径与模块实例的坐标，轻松解析与修改版图；同时，对比两份版图时，只需进行简单的文本差异比对即可。

基于gdspy 的 GDS 版图操作

另一种从现有库自动生成单元库的方式，是使用gdspy Python 库。这是一款开源库，支持通过脚本生成与 / 或修改版图。如前文所述，它在扁平化、非层次化版图库中尤为实用。为便于说明，我们以开源 ASAP7 单元库中的部分代码为例。

表1. 如何遍历单元并修改单元高度

M1 走线的单元高度为 270 nm。若要将单元高度提升至 300 nm，所有图形需在 Y 方向按 10/9 倍缩放。若对栅距进行缩放，部分层的宽度保持不变，其他层则按统一比例缩放。表 2 示例脚本将 ASAP 7.5 轨单元库的栅距从 54 nm 拉伸至 56 nm。

表2. 栅极缩放代码片段

栅极、M1 金属、V1 通孔、LISD 等特定层的图形仅做平移，保持宽度不变；N 阱、P 阱、鳍片区、有源区等其他层，则按 56/54 比例缩放。图 3 展示了反相器单元的垂直与水平缩放效果。

图3. 原始反相器版图（左）、垂直缩放后单元（中）、水平缩放后单元（右）

总结

对于极致微缩的先进工艺节点，快速的 DTCO 迭代至关重要。版图生成环节通常是流程瓶颈，因此自动化是关键。本文梳理了三种加速版图设计流程的方案。值得一提的是，版图修改自动化还有其他实用方法（本文暂不展开），例如 Cadence Virtuoso 中的 SKILL 脚本、KLayout 中的 Python API 等。