拆解工艺变量，洞悉 FinFET 器件性能变异底层逻辑

7nm FINFET系列专题

Gate和Fin Space Variation对应力调制及FinFET性能的影响

7nm FinFET性能优化的隐藏密码 — 栅极与鳍片间距调控

7nm FinFET工艺：局部版图效应LLE标准化实测体系全解析

当版图成为器件物理：应力相关LLE如何重塑先进CMOS技术？

晶圆实测实证：扩散阻断、栅极切割及应力相关局部版图效应机理

在硅基芯片制造中，扩散隔断、栅极切割结构会改变器件局部应力状态，进而影响 FinFET 晶体管性能，其中PMOS器件的性能波动最为显著。

理清内在机理后，行业亟需明确研发核心方向：各类工艺条件会加剧或抑制局部版图效应（LLE）。工艺集成与版图设计同等重要，各类制程参数如同调节旋钮，直接决定器件最终性能与运行稳定性。

本文将拆解栅极切割时序、介质材料、单扩散隔断沟槽宽度、栅极侧墙厚度、工作温度五大核心工艺变量，深度剖析其对应力相关版图效应的影响逻辑。

PDF

一、工艺参数：把控器件变异的核心调节旋钮

先进制程节点下，器件变异不再单纯由标称几何尺寸决定。薄膜沉积方式、隔离结构成型工艺、沟槽刻蚀强度、侧墙厚度及器件工作温度等工艺细节，均会改变器件局部力学环境，最终反映在各项电学参数中。

上述参数均为量产落地的实际工艺指标，直接影响器件性能波动、工艺窗口、PDK 标准，以及设计工艺协同优化（DTCO）的方案选型。受应力作用机制影响，同一项工艺调整，对 NMOS、PMOS 两类晶体管会产生截然不同的影响效果。

PDF

二、版图特征到工艺特性的转化规律

版图划定器件力学边界，工艺集成方案则决定边界条件转化为沟道实际应力的强弱。几何轮廓确定应力扰动位置，工艺流程全程管控应力的产生、传递与释放过程。
即便两款芯片版图设计、标称尺寸完全一致，工艺参数的细微差异也会造成成品性能偏差。更换介质材料、调整工序排布、小幅改变侧墙厚度，均会改变局部应力环境，进而影响版图效应的响应幅度。
由此可见，器件变异是版图结构、材料特性、工艺流程与应力物理机制共同作用的结果，无法单纯归咎于器件设计或版图绘制环节。

PDF

三、栅极切割时序，深刻改变器件力学状态

栅极切割位置本身就会影响器件特性，而切割工序所处的制程阶段，同样具备关键影响。即便最终几何形态相近，早期、中期、末期三种切割时序，也会使器件形成差异化力学状态。

实验证实，早期切割方案对应的应力敏感度最高。器件内部应力由全流程加工累积形成，并非仅取决于最终光刻成型结构。若仅依据光刻适配性、工艺兼容性确定切割方案，忽视应力带来的负面影响，极易造成 PMOS 器件变异加剧、性能余量缩减。

FinFET 制程时序与切割阶段划分

整体流程：多晶硅栅极构图→虚拟栅极沉积→有源区成型→氮化硅侧墙沉积→源漏外延层生长→金属栅极置换→金属堆叠互连

• 早期切割：多晶硅构图完成后、侧墙沉积前。应力敏感度最高，PMOS 性能呈非线性变化，受影响程度远高于 NMOS
• 中期切割：氮化硅侧墙成型后。硬质介质层形成防护，应力敏感度有所下降
• 末期切割：金属栅极置换工序完成后。应力扰动幅度最低
  

PDF

四、侧墙沉积工艺：影响温和，非核心调控要素

研究对比低压化学气相沉积、等离子体增强化学气相沉积、感应耦合等离子体化学气相沉积三类工艺，分析侧墙薄膜力学特性对器件性能的影响。
实测数据显示，该工艺带来的性能波动幅度较小：NMOS 性能最大浮动仅 0.65%，PMOS 性能浮动约 2.3%。对比栅极切割、隔离介质等关键参数，侧墙沉积不属于调控应力型版图效应的核心手段。
但工艺窗口受限的场景中，微小工艺调整依旧会引发性能变化。区分不同参数的影响层级，可帮助研发团队聚焦优化重点，合理分配研发资源。

PDF

五、隔离介质材料：影响力最强的工艺调控杠杆

本次研究范围内，介质材料对器件特性的影响最为突出。介质依托热膨胀、弹性形变特性改变内部应力场，决定应力向有源区的传导效率。研究以SiO₂作为参照样本，同时评测多种氮化硅（Si₃N₄）材料，以及碳氧化硅SiCOH、HfO₂、ZrO₂等新型替代介质材料。

NMOS与PMOS两类器件反馈差异悬殊：

NMOS：应力敏感度中等，性能最大降幅可达10%；

PMOS：介质选材直接左右性能表现，性能浮动区间为-21%~+23%；

经过掺杂优化的氮化硅堆叠结构，能够改善 PMOS 器件性能；部分高低介电常数材料则会造成器件性能衰减。这也说明，可通过合理选用介质材料，精准调控 PMOS 的应力敏感特性。

PDF

六、沟槽宽度偏差：极小尺寸误差，引发明显性能损耗

单扩散隔断（SDB）沟槽宽度是关键工艺变量，刻蚀尺寸出现微小偏差，尤其发生过度刻蚀时，会扰动晶体管周边应力场，且对两类器件的影响程度差距较大。
实测核心结论：4nm 的沟槽过刻蚀，会造成 PMOS 驱动电流下降15%，同等条件下 NMOS 电流损耗仅3%。
该工序工艺容错范围狭小。拓宽沟槽可提升电气隔离能力，却会损耗器件有益应力；收窄沟槽可维持理想应力状态，却容易诱发漏电、隔离失效、器件可靠性不足等问题。这也是先进制程中，工艺集成逐步转变为多目标平衡优化课题的典型体现。

沟槽过度刻蚀核心影响总结

单扩散隔断工序可调控范围狭窄，尺寸容错度低;

仅 4 nm 的微观刻蚀偏差，就会破坏结构应力平衡;

PMOS 性能衰减幅度远超 NMOS，成为器件性能薄弱点。

PDF

七、侧墙厚度偏差：微观波动显著影响 PMOS性能

侧墙沉积整体工艺影响偏弱，但厚度偏差会带来实质性性能变化。实验模拟厚度±10%的浮动范围，对应数埃级微观尺寸变动，器件性能分化特征清晰：

NMOS：性能波动不足1%，厚度偏差基本无实质影响;

PMOS：厚度小幅偏移，线性区电流随之出现±7%波动;

细微尺寸变化即可引发明显性能变化，足以证明 PMOS 具备高应力敏感性，其性能既受宏观版图结构约束，也易被微小工艺偏差干扰。这也体现出，把控原子层沉积均匀度与厚度精度，是保障 PMOS 性能稳定的重要基础。

PDF

八、工作温度：环境条件弱化器件应力敏感程度

版图应力效应并非固定属性，器件工作温度会直接改变应力对应的电学表现。温度升高后，载流子迁移特性发生变化，漏电流同步上升，应力与导通电流的关联度持续降低。

温度从300K 升至 375K，敏感度变化清晰可见：

NMOS 版图效应敏感度下降80%；

• PMOS 版图效应敏感度下降40%；
  

环境温度越高，同等应力波动产生的电学参数变化越小。该规律印证局部版图效应与载流子迁移率、应力高度耦合，同时器件变异特性会随工况动态变化，可为电路时序设计、工艺边界定义、器件可靠性优化提供理论依据。

PDF

九、PMOS 器件：应力变异管控的核心重点

综合全部实验数据可知，在应力诱发的器件变异问题中，PMOS 始终是首要管控对象。介质选材、沟槽尺寸、侧墙厚度等参数调整带来的性能损耗，均集中体现在 PMOS 器件上。
该类器件中空穴传输依赖的应力通道抗干扰能力较弱，易受几何结构与工艺细节影响。研发资源有限时，优先优化 PMOS 核心应力传输通路，可高效抑制器件整体性能变异问题。

PDF

十、研究成果落地，赋能设计工艺协同优化

本次研究不仅划分出不同参数的影响等级，更为DTCO 协同设计、PDK开发、量产参数管控指明优化方向：

结合栅极切割工艺特性，完善标准化版图设计规范；

匹配应力适配要求，科学选用隔离介质材料；

收紧 SDB 沟槽刻蚀工艺标准，严控尺寸偏差；

针对 PMOS 敏感结构，精细化管控侧墙成型厚度；

先进制程研发不能只关注版图密度与布线能力，还需提前预判设计方案带来的力学层面影响。只有实现工艺集成、版图设计、仿真建模三大体系深度适配，才能持续保障器件性能稳定可控。

PDF

十一、局部应力：全工艺流程叠加形成的结果

器件局部应力状态，并非仅由器件架构、版图拓扑结构决定，而是整套集成工艺共同作用形成。材料选型、薄膜沉积、隔离刻蚀、厚度管控、工作温度等全流程工序，共同决定沟道最终的应力分布形态。
器件变异属于多层级复合型问题：版图搭建器件基础结构，工艺实现对应的力学状态，器件物理机制再将力学条件转化为实际电学性能。预测性仿真建模的价值由此凸显，建立工艺参数与器件性能的关联模型，能够有效指导芯片设计与工艺研发工作。

PDF

总结

应力相关局部版图效应无法仅依靠版图设计完成全面管控。栅极切割时序、介质材料、沟槽宽度、侧墙厚度、工作温度，均是调节内部应力环境、管控器件性能的有效工艺调控手段。

不同参数带来的影响差异显著，核心数据汇总如下：

1. 介质选材差异，造成 PMOS 性能出现 -21%~+23% 区间浮动
2. 4nm 沟槽过刻蚀，直接导致 PMOS 性能下降 15%
3. 侧墙厚度常规偏差，引发 PMOS 电流产生 ±7% 偏移
4. 环境升温会大幅削弱器件应力敏感度，NMOS 受影响程度更高

在 FinFET 先进制程中，器件变异由版图设计与工艺力学成型效果共同决定。工艺方案的取舍，既是应力管控、变异抑制的关键环节，也是芯片前期设计阶段必须统筹规划的重要内容。原本抽象的应力物理概念，现已转化为可优化、可管控的工程参数。行业需将器件变异问题，视作版图、工艺、建模深度耦合的综合性课题。

后续展望

下篇文章将跳出单一工艺参数研究视角，从宏观工程应用层面切入，把本次研究结论转化为仿真模型参数、工艺设计规范、协同优化准则，搭建适配先进 CMOS 制程、可精准预判器件变异的设计体系。