0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

LTC6948:高性能分数N锁相环的卓越之选

chencui 2026-05-25 10:40 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

LTC6948:高性能分数N锁相环的卓越之选

在电子设计领域,锁相环(PLL)是实现频率合成和信号处理的关键组件。LTC6948作为一款高性能、低噪声的6.39GHz锁相环,集成了VCO,为无线通信微波数据链路等众多应用提供了强大的支持。本文将深入介绍LTC6948的特性、工作原理、应用信息以及典型应用,帮助电子工程师更好地理解和应用这款芯片。

文件下载:DC1959A-C.pdf

一、LTC6948特性概述

1. 低噪声分数N PLL与集成VCO

LTC6948采用先进的4阶Δ∑调制器,实现了极低的杂散电平,有效降低了离散调制器杂散音调,从而能够使用较宽的环路带宽,产生极低的积分相位噪声值。其归一化带内相位噪声地板低至 -226 dBc/Hz,归一化带内1/f噪声为 -274 dBc/Hz,宽带输出相位噪声地板为 -157 dBc/Hz,为系统提供了出色的噪声性能。

2. 宽频率范围与输出分频器

该芯片提供四种不同的频率范围选项,VCO频率范围为2.240 - 6.390 GHz。通过可编程的VCO输出分频器(范围为1 - 6),可进一步扩展输出频率范围,满足不同应用的需求。

3. 快速频率切换与其他特性

支持高达425MHz的参考输入频率,具备快速频率切换能力。此外,还具有输出缓冲静音、出色的整数边界杂散性能等特点,并且提供FracNWizard™软件设计工具支持,方便工程师进行设计和仿真

二、工作原理详解

1. 参考输入与分频

PLL的参考频率通过差分输入引脚REF+和REF-输入,这些高阻抗输入自偏置,需使用1µF电容进行交流耦合。也可采用单端输入方式,但需根据信号幅度选择合适的旁路电容。参考(R)分频器为5位分频器,其分频比R可设置为1 - 31之间的任意整数,通过RD[4:0]位进行编程。

2. 相位/频率检测器(PFD)与电荷泵

PFD与电荷泵协同工作,根据R和N分频器输出信号的相位差产生源和汇电流脉冲,为锁相环提供必要的反馈,使环路实现相位锁定。电荷泵的输出电流幅度ICP可通过CP[2:0]位设置为1 - 11.2mA,较大的ICP可降低带内噪声,但可能导致杂散性能变差。

3. 锁指示与电荷泵功能

锁指示通过内部信号测量R和N分频器输出信号的相位重合情况,可通过LKCT[1:0]和LKWIN[2:0]位进行配置。电荷泵还具备高压输出钳位、低压输出钳位、强制源电流、强制汇电流等功能,可通过相应的控制位进行设置。

4. VCO与校准

集成VCO提供四种频率范围选项,通过输出分频器可进一步扩展输出频率范围。VCO必须在每次改变参考频率、R分频器值、N分频器值或Δ∑调制器分数值时进行校准,以确保输出频率在整个温度范围内稳定。校准频率fICAL由B值和fPFD决定,B值通过BD[3:0]位进行编程。

5. Δ∑调制器与LDO调节器

Δ∑调制器通过改变N分频器的比率,实现平均分数分频比。其分数分子NUM[17:0]可在1 - 262143之间编程,分母固定为262144。LDO调节器为Δ∑调制器供电,其电压可通过LDOV[1:0]位进行设置,以最小化功率和杂散。

6. 输出分频器与RF输出缓冲

3位O分频器可将VCO频率降低,其分频比O可设置为1 - 6之间的任意整数,输出占空比为50%。RF输出缓冲为低噪声差分输出,输出功率可通过RFO[1:0]位进行设置,可采用单端或差分配置,需进行适当的阻抗匹配。

7. 串行端口寄存器

SPI兼容的串行端口提供控制和监控功能,可通过CS、SCLK、SDISDO进行数据传输。寄存器分为只读(R)和读写(R/W)两种类型,用于设置各种参数和监控状态。

三、应用信息

1. 输出频率计算

当环路锁定时,VCO输出频率fVCO由参考频率fREF、R和N分频器值以及分数值F决定,输出频率fRF由fVCO和O分频器决定。通过合理设置这些参数,可实现所需的输出频率和频率分辨率。

2. 环路滤波器设计

稳定的PLL系统需要精心设计外部环路滤波器。可使用Linear Technology的FracNWizard应用进行设计和仿真。设计步骤包括确定输出频率和频率步长,选择合适的开环带宽BW和过采样比OSR,根据BW和VCO增益因子KVCO选择环路滤波器组件RZ和电荷泵电流ICP,以及选择环路滤波器组件C1和CP。

3. 设计与编程示例

DC1959与LTC6948 - 2为例,详细介绍了如何确定分频器值、选择滤波器类型和环路带宽、选择环路滤波器组件、进行状态输出编程、电源寄存器编程、VCO ALC、AUTOCAL和AUTORST编程、LDO编程、SEED编程、R和N分频器及分子编程、参考输入设置和输出分频器编程、锁检测和电荷泵电流编程以及电荷泵功能编程等步骤。

4. 参考源考虑与相位噪声计算

为实现芯片的带内相位噪声性能,需向REF输入提供高质量信号。可通过相应公式计算输入相位噪声地板LIN、带内输出相位噪声Lout和1/f噪声Lout(1/f),并根据计算结果选择合适的参考频率源。

5. 整数边界杂散与RF输出匹配

整数边界杂散是由PFD频率fPFD的谐波与VCO频率fVCO之间的互调引起的,通常在分数模式下出现。RF输出可采用单端或差分配置,需进行适当的阻抗匹配,可使用外部扼流圈和巴伦进行匹配。

6. 电源旁路与PCB布局指南

在PCB布局时,需注意最小化电源去耦和接地电感。所有电源V+引脚应使用0.1µF陶瓷电容直接旁路到接地平面,所有接地连接应使用多个过孔。封装的暴露焊盘应直接焊接到PCB焊盘图案,并使用多个热过孔连接到接地平面。

四、典型应用

1. 驱动调制器LO以实现高镜像抑制和低噪声地板

LTC6948可用于驱动调制器的本振(LO)信号,提供高镜像抑制和低噪声地板。通过合理配置参数,可实现1500 - 2600MHz的输出频率,步长为117.2Hz,输出功率为13.5dBm,奇数谐波含量小于 -40dBc,偶数谐波含量小于 -30dBc。

2. 生成12GHz LO信号

与相关芯片如LTC6946 - x、LTC6945、LTC6947等配合使用,LTC6948可用于生成12GHz的LO信号,满足微波通信等领域的需求。

五、总结

LTC6948作为一款高性能的分数N锁相环,凭借其低噪声、宽频率范围、快速频率切换等特性,为电子工程师提供了强大的频率合成解决方案。通过深入理解其工作原理和应用信息,工程师可以更好地将其应用于各种无线通信、微波数据链路、军事和安全无线电、测试和测量等领域,实现系统的高性能和可靠性。

你在使用LTC6948的过程中遇到过哪些挑战?你认为在哪些应用场景中它的优势能够得到最大发挥?欢迎在评论区分享你的经验和想法。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 锁相环
    +关注

    关注

    36

    文章

    639

    浏览量

    91373
  • 频率合成
    +关注

    关注

    1

    文章

    35

    浏览量

    22344
  • LTC6948
    +关注

    关注

    0

    文章

    13

    浏览量

    1210
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    探秘LTC6948:超低噪声与杂散分数N合成器的开发之旅

    ——LTC6948,以及与配套的演示电路DC1959A。 文件下载: DC1959A-A.pdf 1. LTC6948与DC1959A概述 LTC6948是一款集成了VCO(压控振荡
    的头像 发表于 05-25 10:40 292次阅读

    高性能低噪声锁相环LTC6948:设计与应用全解析

    高性能、低噪声的6.39GHz锁相环,看看它究竟有何独特之处,以及在实际设计中如何发挥其优势。 文件下载: LTC6948.pdf 一、LTC6948概述
    的头像 发表于 04-21 16:20 308次阅读

    ADF4150:高性能分数/整数N锁相环合成器的设计与应用

    ADF4150:高性能分数/整数N锁相环合成器的设计与应用 在电子设计领域,锁相环(PLL)频率合成器是实现精确频率控制和信号生成的关键组件
    的头像 发表于 04-20 10:40 225次阅读

    LTC1666/LTC1667/LTC1668:高性能DAC的卓越

    LTC1666/LTC1667/LTC1668:高性能DAC的卓越
    的头像 发表于 04-10 16:05 623次阅读

    Altera公司锁相环IP核介绍

    、压控振荡器(VCO)以及计数器,例如反馈计数器(M)、预分频计数器(N)和后分频计数器(C)。锁相环的架构取决于您在设计中所使用的器件。
    的头像 发表于 03-06 15:58 359次阅读
    Altera公司<b class='flag-5'>锁相环</b>IP核介绍

    深度解析LTC7800:高性能同步降压控制器的卓越

    深度解析LTC7800:高性能同步降压控制器的卓越 在电子工程师的日常工作中,寻找一款性能
    的头像 发表于 03-06 10:15 510次阅读

    深度剖析 LTC7803 - 3.3:高性能同步降压控制器的卓越

    深度剖析 LTC7803 - 3.3:高性能同步降压控制器的卓越 在电子工程师的设计领域中,电源管理芯片的选择至关重要,它直接影响着整个
    的头像 发表于 03-03 11:00 388次阅读

    CDC2516:高性能锁相环时钟驱动器的深度解析

    CDC2516:高性能锁相环时钟驱动器的深度解析 在电子设计领域,时钟驱动器是确保系统稳定运行的关键组件之一。今天,我们就来详细探讨一款高性能锁相环时钟驱动器——CDC2516。 文
    的头像 发表于 02-10 14:50 307次阅读

    CDC509:高性能3.3V锁相环时钟驱动器

    CDC509:高性能3.3V锁相环时钟驱动器 在电子设计领域,时钟驱动是一项关键技术,尤其是在同步DRAM应用中,需要高精度、低抖动的时钟信号来确保数据的准确传输。德州仪器(Texas
    的头像 发表于 02-10 14:40 557次阅读

    CDCVF25081:高性能锁相环时钟驱动器深度解析

    CDCVF25081:高性能锁相环时钟驱动器深度解析 引言 在电子设计领域,时钟驱动器起着至关重要的作用,它直接影响着系统的稳定性和性能。今天我们要深入探讨的是德州仪器(TI)的CDCVF25081
    的头像 发表于 02-10 14:20 289次阅读

    TLC2932A高性能锁相环芯片详解:设计与应用指南

    TLC2932A高性能锁相环芯片详解:设计与应用指南 在电子设计领域,锁相环(PLL)是一种至关重要的电路,它能够实现信号的相位同步和频率合成,广泛应用于通信、雷达、仪器仪表等众多领域。今天要给大家
    的头像 发表于 02-10 11:10 372次阅读

    探索TLC2933A高性能锁相环:特性、应用与设计要点

    探索TLC2933A高性能锁相环:特性、应用与设计要点 在电子设计领域,锁相环(PLL)是实现频率合成、信号同步等功能的关键组件。今天,我们将深入探讨德州仪器(TI)的TLC2933A高性能
    的头像 发表于 02-10 11:10 386次阅读

    LTC4441:高性能N通道MOSFET栅极驱动器的卓越

    LTC4441/LTC4441 - 1:高性能N通道MOSFET栅极驱动器的卓越
    的头像 发表于 02-05 11:00 395次阅读

    LTC6252:高性能运放的卓越

    LTC6252/LTC6253/LTC6254:高性能运放的卓越
    的头像 发表于 01-22 16:15 379次阅读

    Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册

    Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压
    的头像 发表于 06-04 11:15 1507次阅读
    Analog Devices Inc. ADF4382x小数<b class='flag-5'>N</b>分频<b class='flag-5'>锁相环</b> (PLL)数据手册