新思科技硬件辅助验证点亮RISC-V硬件加速之路

RISC-V 和人工智能的快速崛起

在当今的科技浪潮中，RISC-V 架构和人工智能（AI）正在成为推动半导体行业变革的重要力量。其中，RISC-V 作为一种开放的指令集架构，赋予了设计者更大的灵活性和创新空间，使得定制化芯片的开发变得更加高效和经济。这种开放性不仅促进了技术的快速迭代，更推动了整个生态系统的蓬勃发展。而人工智能的快速进步对计算能力则提出了更高的要求，催生出了一系列专用的AI加速器和处理器，进一步改变了半导体设计的格局。

据国际市场分析机构 SHD Group 发布的数据显示，预计到 2030 年，RISC-V 全球市场规模将达到 927 亿美元，未来几年的年均复合增长率为 47.4%‌。此外，用于 AI 加速器的 RISC-V SoC 出货量预计将达到 41 亿颗，营收将达到 422 亿美元‌。

RISC-V 的 DSA 系统的核心挑战

伴随着 RISC-V 和 AI 快速协同发展，DSA（Domain Specific Architecture）也引起了开发者的关注。RISC-V 的 DSA 系统可面向特定领域，通过定制的架构更好地适应需求。

RISC-V 的 DSA 系统的快速发展也带来三大核心挑战：

算力密度跃升：单机柜功率从 10kW 级跃升至上百 kW级，芯片的单位功耗算力成为关键指标；

敏捷性倒逼设计变革：软件迭代周期压缩至 3 个月，而 CPU 芯片设计一般仍需 2 年以上；

验证复杂度失控：高算力的芯片晶体管数量可达数百亿甚至千亿门级，需要更先进的方法学和工具来进行验证。

新思科技的策略和验证方法学

作为芯片验证领域的领导者，为应对指数级增长的验证复杂度，新思科技提出“Shift-Left”策略和验证方法学：以技术融合、分层协同、AI 赋能为核心，覆盖从模块到系统级的全流程验证，并深度整合 AI、形式验证和硬件加速技术。其具体应用可参考下面的三个方面：

虚拟原型前置：利用 RISC-V 的开源资源，通过 Virtualizer 平台构建系统级虚拟原型，软硬件团队分别提前模拟，有效压缩开发周期。

AI 驱动优化：以 AI 解决 AI 的问题，开发出业界首个 AI 驱动的验证解决方案“VSO.ai”，自动创建边界场景与识别冗余测试，从而减少回归测试时间 30%~50%，并定位覆盖率漏洞的根本原因。

硬件加速与原型验证：通过专用的硬件加速器和原型验证平台，处理系统级的复杂场景。硬件仿真将仿真速度提升 1000 倍以上，原型验证则将设计映射到 FPGA 平台，实现接近真实芯片的运行速度。

硬件辅助验证点亮 RISC-V 硬件加速之路

RISC-V 芯片设计从单一核心向复杂系统集成转变，验证目标从“功能正确性”扩展至“性能、功耗、可靠性、安全性”的全域优化，并新增了软硬件协同验证环节。由此引发了两大行业难题：

芯片复杂度爆炸：设计规模和集成度急剧上升

验证效率鸿沟：传统方法在速度、场景覆盖以及系统级交互上难以跟上需求

新思科技联合全球生态伙伴，推出了基于全新 AMD Versal Premium VP1902 自适应系统级芯片（SoC）的 HAPS-200 原型验证系统和 ZeBu-200 硬件仿真系统产品组合。这一硬件辅助验证（HAV）技术有效突破了传统验证的瓶颈，帮助芯片工程师加速 RISC-V 生态系统构建和定制指令集开发。

HAPS-200 原型验证系统和 ZeBu-200 硬件仿真系统可实现 2 倍性能提升和 4 倍调试效率提升；硬件仿真与原型验证（EP-ready）双模式，支持在单个硬件平台上灵活配置：为项目内或跨多个项目之间配置仿真和原型验证用例；通过软件和电缆的重新配置，能够支持多个项目或根据项目需求动态调整硬件，实现资源高效利用。

通过将模块化 HAV 方法从 HAPS 原型验证扩展到 ZeBu 硬件仿真加速，ZeBu Server 5 支持 600 亿门以上的复杂设计，提供在性能、容量与密度方面的更大灵活性。

新思科技的 HAV 解决方案不仅显著提升了 RISC-V 芯片开发的验证效率，还为开发者提供了前瞻性、可扩展的平台，快速实现高性能、低功耗的创新设计。

Hybrid technology 混合技术，助力软件生态尽早开启

新思科技深耕 RISVC-V 多年，致力于加速 RISC-V 开发全流程。通过 Hybrid technology 混合技术，助力 RISC-V CPU 芯片的软件生态尽早开启，即通过硬件辅助验证（如 ZeBu/HAPS）与虚拟原型 Virtualizer 的深度结合，实现"芯片未至，生态先行"。具体可分为三步走：虚拟原型前置软件生态构建、硬件仿真平台实现硬实时验证、功耗-性能闭环优化。这种"虚拟+硬件"的双轮驱动模式可实现三重突破：

生态提速：软件生态启动从流片后提前到 Tapeout 前 12 个月；

风险可控：硬件相关软件漏洞检出率提升 70%；

能效跃升：通过早期功耗-性能联调，芯片能效平均优化 25% 以上。

结语

新思科技正通过全流程工具链与先进验证方法学降低 RISC-V 开发门槛，从而加速 RISC-V 生态建设。与此同时，新思科技积极参与 RISC-V 国际基金会，深度融入 RISC-V 生态圈，推动工具链和 IP 的开放兼容，支持跨领域协同，支持 RISC-V 与 AI 加速器、GPU 等异构计算单元的集成，助力全球 RISC-V 产业生态的每一个环节。