RISC-V赛道的“硬核”突围之路

RISC-V作为一种开源指令集架构（ISA），近年来在全球范围内迅速崛起，有望重塑半导体产业格局。从芯片设计公司到软件开发商，从学术研究机构到行业巨头，都在积极探索RISC-V的应用和创新。

Omdia发文称，最近三年，越来越多的RISC厂商进入RISC-V，含RISC-V技术的处理器加速器以惊人的速度增长，2020年至2024年间复合年增长率（CAGR）达到75%。到2030年，Omdia预计年增长率将可持续接近50%。这相当于从2020年至2030年的10年间年增长率约为57%。

在此趋势下，产业链企业齐头涌入RISC-V赛道，作为国内少有的具备服务器级高性能处理器全栈研发能力的企业，北京微核芯科技有限公司（以下简称“微核芯”）深耕RISC-V架构，通过技术创新和生态建设，助力中国芯片产业实现弯道超车。

选择RISC-V：打破垄断的创新之路

如果只做低端的IoT芯片，无法撼动X86和ARM的生态地位。在2025慕尼黑上海电子展期间，微核芯CEO郇丹丹告诉媒体，高性能计算场景才是打开RISC-V市场空间的关键。“过去RISC-V大多都是面向AIoT领域，低成本低性能领域已经是红海市场，作为新兴指令集的RISC-V产业要想发展壮大，只有伴随着数据中心在高性能领域（服务器、AI计算）的新兴应用成长才是打开市场空间的关键。”

与传统X86和ARM的“通用冗余”不同，RISC-V 指令集的微架构能够在开放生态基础上实现模块化可扩展，并与行业级应用结合，具备高度灵活性且可定制这些优势。不仅不会像其他私有指令集成为各大企业发展的限制和约束，更会成为企业获得掌控自身软硬件协同发展的关键所在。

“我们始终很看好开源RISC-V指令集，因为其能够使中国处理器发展在生态上形成产业合力。”郇丹丹表示。与传统指令集相比，RISC-V 的优势是：

1、开源+中立的全新生态；

2、市场与生态共同定义标准；

3、从指令-微架构/IP-芯片-软件端具备定义自由度及创新基础。

“未来各行业都存在这样的需求，市场空间巨大。我们认为 RISC-V 在数据中心服务器领域最适合的切入方式就是先进入行业应用市场，再以通用的方式进入到公有云领域。”

技术突破：架构创新弥补工艺限制

当国际大厂竞逐3nm工艺时，微核芯选择在12/7nm这一“落后两代”的国内可控工艺上发力。其秘诀就在于“在指令集、微架构、高速互连、SoC框架、软件优化多个层面进行深度优化，以‘硬加速’代替通用处理器的‘软加速’，在供应链受限的约束下做到比ARM/X86更具性价比或性能功耗比的芯片产品。”郇丹丹说道，“这样的事情是ARM/X86无法做到的。”

目前，微核芯的高性能处理器核性能可以对标ARM的服务器端处理器N2的性能。郇丹丹介绍说：“从服务器的技术路线看，我们基于可控工艺研发高性能处理器，确保后期量产的可行性，以逐步深入的关键模块定制设计解决服务器芯片的性能瓶颈，达到国际先进处理器性能水平。提供完整的服务器系统解决方案，包括高性能CPU核+NoC多核互连+SoC架构，结合 Chiplet技术，降低服务器芯片的设计制造成本，加快芯片研发迭代速度。”

在架构创新方面，凭借微核芯技术团队在全栈自研能力+与应用深度结合的经验，微核芯在技术上覆盖高性能处理器开发的各个领域，覆盖处理器的架构设计、验证、物理实现和软件全过程，做到了处理器核+多核互连NOC+SoC全部自研。单核性能达15分/GHz，即ARM服务器级处理器核的性能水平。NOC支持多核处理器互连，硬件支持Cache一致性，CHI协议多核可扩展。

其次，利用涵盖芯片研制全过程的高性能处理器敏捷开发平台，把处理器分解为各个参数可配置可调整的规则化模块，并预先进行了高性能实现。“这样，在这套敏捷开发平台的基础上，我们就可以根据应用需求进行微架构层面的优化裁剪，并能够做到快速修改快速验证快速实现，最大程度缩短芯片的设计周期，加快芯片的上市时间。”

商业落地：做X86/ARM想做又做不了的事

中国当前面对供应链封锁的现状，也是中国RISC-V产业的发展机遇。“供应链的受限就意味着要从市场需求出发不断打磨芯片设计和实现的能力。”郇丹丹指出，“RISC-V平台非常适合与企业应用进行深度结合，RISC-V彻底实现了用户能够自主掌握自己对于未来软硬件架构定义的权力。”

然而，商业化落地是RISC-V企业面临的最大挑战之一。微核芯的策略是“与应用深度结合，去做X86和ARM想做又做不了的事。”

在郇丹丹看来，RISC-V商业化落地的挑战在于两大关键环节：‌生态信心构建‌与‌差异化赛道突破‌。一方面需要建立企业对于RISC-V产业的信心，这依靠生态环境的互相帮助、技术上的检验和政策上的引导等“多管齐下”；另一方面，需要找寻一个RISC-V能够进入，且与X86/ARM相比可以做得更好的行业机会，比如在数据中心的高性能部分，尤其是服务器和AI计算，RISC-V架构的处理器具备开放性和模块化设计，能很好地适应各种不同的使用场景，还能提供既高效又低成本的解决方案。

“对于我们来说打造一个开放性的定制平台，在确保有足够的需求，足够的市场空间的情况下，我们对这个应用领域进行适度优化做出来的结果，我们相信它是具备相当的市场竞争力的。”郇丹丹如是说。

微核芯不仅专注于高性能芯片的研发，还通过定制化服务，为行业客户提供从指令集优化、微架构调整到软件适配的全套解决方案。目前，微核芯已经可以商业化交付的三个系列处理器核，SPEC CPU2006分值分别为10分/GHz、13分/GHz和15分/GHz，对标ARM A78、ARM N1和N2，“通过定制化模式，可以根据用户需求进行选择或进一步优化，与用户深度结合，共同定义和优化芯片设计，从而做到更为优化的性价比或性能功耗比。”

微核芯的市场策略也体现了其对生态建设的重视。公司通过与多家互联网头部企业在存储服务器和DPU等领域的合作，逐步构建起RISC-V的行业应用生态，从特定行业领域出发，再进入到公有云领域。

面向未来：AI与RISC-V的深度融合

在人工智能时代，微核芯也在积极探索RISC-V与AI的深度融合，在其看来，RISC-V与AI类似，均属于普适技术，一旦与应用进行深度结合就会迸发出无穷的力量。从基础算力和生态建设的角度来说，在供应链受限的情况下,我们希望做的是AI与具体应用场景的深度结合。

微核芯的AI布局重点在于自动驾驶、机器人等新兴领域，这些应用场景对芯片的综合性能、功耗和响应速度提出了极高的要求，需要高能效比和低延迟的算力，RISC-V高性能处理器目前是一个比较新也比较热的方向。

郇丹丹认为，中国AI芯片的发展需要根据应用需求，合理优化定制芯片在极致通用和极致专用之间做到平衡。这种平衡的实现，不仅需要对芯片架构的深刻理解，还需要对应用需求的精准把握。

CPU与AI（或GPGPU）的结合是未来芯片设计的关键，其中CPU主要执行控制流，而AI或GPGPU主要执行数据流。而在实际应用中往往是两者的结合，需要根据不同的应用场景进行优化配比。为了实现高效的芯片系统解决方案，必须深度结合应用需求与芯片设计，特别是要设计好CPU与AI之间的协同框架。此外，软硬件协同设计至关重要，需要从应用角度出发，对应用需求、计算框架、数据流和控制流进行深入分解和优化。

为此，微核芯提出了三个层次的CPU+AI协同框架：

1）SoC框架内AI加速模块的集成：AI执行效率高，但应对未来应用适应性较差，且与控制流结合较弱，仅在内存层面与CPU交互。

2）CPU层面的AI指令扩展：应用适应性最佳，但AI执行效率最低，适合控制流为主、数据流为辅的特殊应用领域。

3）CPU框架内AI协处理器设计：结合了高性能CPU的控制流执行能力和AI协处理器AI执行效率高的优势，是未来AI芯片的发展趋势。

微核芯认为，第三种方案能够更好地平衡控制流与数据流的处理需求，是未来AI芯片设计的核心方向。且基于第三种方案，也能同时与其他两种方案结合，以适应不同的应用领域。

微核芯的故事不仅是一家企业的成长历程，更是国产芯片企业从技术跟随到架构引领的缩影。在未来的市场竞争中，微核芯将继续发挥其技术优势，推动RISC-V技术与更多应用场景的深度融合，为产业的多元化和自主可控发展带来更多的可能性。

来源：芯师爷

审核编辑 黄宇