AD9262：高性能双路连续时间Sigma - Delta ADC的深度剖析

引言

在当今的电子系统设计中，模拟 - 数字转换器（ADC）扮演着至关重要的角色，尤其是在需要高精度和高动态范围的应用场景中。Analog Devices的AD9262就是一款极具代表性的双路16位ADC，它采用连续时间Sigma - Delta（Σ - Δ）架构，为众多领域的应用提供了卓越的性能。本文将深入探讨AD9262的特性、工作原理、应用场景以及设计要点，希望能为电子工程师们在实际设计中提供有价值的参考。

文件下载：AD9262.pdf

产品概述

关键特性

AD9262具有一系列令人瞩目的特性，使其在同类产品中脱颖而出。它的信噪比（SNR）可达83 dB（85 dBFS）至10 MHz输入，无杂散动态范围（SFDR）为 - 87 dBc至10 MHz输入，噪声系数为15 dB，输入阻抗为1 kΩ，功耗仅600 mW。该ADC支持1.8 V模拟电源和1.8 V至3.3 V输出电源，可选带宽为2.5 MHz/5 MHz/10 MHz（实数）和5 MHz/10 MHz/20 MHz（复数），输出数据速率范围为30 MSPS至160 MSPS。此外，它还集成了直流和正交校正、抽取滤波器、采样率转换器、片上PLL时钟乘法器和片上电压参考，输出数据格式支持偏移二进制、格雷码或二进制补码，并且配备了串行控制接口（SPI）。

应用领域

AD9262的应用领域十分广泛，涵盖了基带正交接收器（如CDMA2000、W - CDMA、多载波GSM/EDGE、802.16x和LTE）、正交采样仪器、医疗设备以及雷达（RADAR）等领域。其高性能和灵活性使得它能够满足不同应用场景的需求。

工作原理

连续时间Σ - Δ调制器

AD9262采用连续时间Σ - Δ调制器将模拟输入转换为数字字。调制器由一个连续时间环路滤波器和一个量化器组成，量化器以640 MSPS的采样率进行采样，产生32倍的过采样率（OSR），适用于10 MHz的输入带宽。量化器输出的九电平数字字经过反馈环路处理，其量化噪声通过噪声整形技术被推到带外，从而使感兴趣频带内的量化噪声最小化。

数字处理模块

调制器输出的数字信号经过数字抽取滤波器处理，去除带外量化噪声并降低数据速率。如果启用内部PLL，采样率转换器将根据输入时钟频率生成输出样本；如果禁用PLL，采样率转换器可以编程为输出频率是调制器时钟的分频比。采样率转换器还能衰减带外镜像信号。

设计要点

模拟输入考虑

连续时间调制器使得AD9262无需输入抗混叠滤波器。其模拟输入没有内部直流偏置，在交流耦合应用中，用户需要外部提供偏置，建议设置 (V_{CM}=AVDD) 以获得最佳性能。此外，AD9262可以配置为差分输入，如使用ADA4937 - 2差分驱动器，或者采用差分变压器耦合输入。内部集成了稳定准确的0.5 V电压参考，需要使用10 μF电容进行去耦以最小化噪声带宽。

时钟输入考虑

AD9262提供两种时钟源模式。一种是使用片上时钟乘法器，接受较低频率的参考时钟，通过片上PLL将其倍频为较高频率，为ADC提供所需的内部时钟；另一种是直接提供高速时钟。无论采用哪种模式，时钟源都需要具有低抖动，以确保ADC的噪声性能。输入时钟的抖动应不大于1 ps rms。

电源和低功耗模式

AD9262可以通过配置为通道掉电、待机或睡眠模式来进一步降低功耗。不同的低功耗模式会关闭芯片的不同内部模块，唤醒时间取决于关闭的电路数量。例如，待机模式下，所有与时钟相关的活动和输出通道被禁用，只有参考和CMOS输出保持供电；睡眠模式下，所有内部电路都被关闭，设备进入最低功耗状态。

数字输出和接口

AD9262提供多种数字输出格式，包括偏移二进制、二进制补码或格雷码，可通过寄存器进行配置。此外，它还支持通道A和通道B数据的交错输出，方便系统集成。输出时钟信号（DCO）用于数据锁存，确保数据的正确采集。

性能分析

从典型性能曲线可以看出，AD9262在不同带宽和输入频率下都表现出了良好的信噪比和无杂散动态范围。例如，在2.5 MHz带宽、40 MSPS数据速率、600 kHz输入频率下，SNR可达87.9 dB，SFDR可达88.2 dBc。随着输入频率的增加，性能会有所下降，但在整个输入带宽内仍能保持较高的性能水平。

总结

AD9262作为一款高性能的双路连续时间Sigma - Delta ADC，凭借其卓越的特性、灵活的配置和广泛的应用领域，为电子工程师们提供了一个强大的工具。在实际设计中，工程师们需要根据具体的应用需求，合理考虑模拟输入、时钟输入、电源管理和数字输出等方面的设计要点，以充分发挥AD9262的性能优势。你在使用AD9262的过程中遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。