White Rabbit节点终端实现亚纳秒级时钟同步

在工业控制、科学实验等分布式系统中，时钟同步与精准事件处理都是非常有必要的，这款专为 WR 网络打造，凭借亚纳秒级时钟同步精度、FPGA 架构和多接口适配设计，实现精准的事件触发与信号时间戳记录。

01前言

WREN 作为 WR 网络的终端节点，接入 WR 交换机构建的同步网络后，能充分发挥 WR 协议的同步优势，在分布式系统中精准产生或接收触发信号。硬件基于 Xilinx/AMD Zynq UltraScale+ SoC 打造，标配 FPGA 可编程架构。

项目地址（阅读原文获取源文件）：

https://p.eda.cn/d-1338458441282224128

02功能 & 亮点

亚纳秒级时钟同步：适配 White Rabbit 协议，接入 WR 同步网络后实现亚纳秒级时钟同步

双向高精度事件处理：支持在预定义精确时间点生成TTL 物理触发脉冲，也可对外部输入的触发信号进行高精度时间戳记录，收、发双向兼顾

WR 同步硬件模块：集成 1G WR 专用电路，搭配 SFP 收发器实现时钟同步与数据恢复；板载 U.FL 连接器，可输出 WR 主时钟、PPS 秒脉冲、ABSCAL 绝对校准时钟

专业级调试与启动：支持 JTAG、QSPI 双启动方式，适配开发调试与现场稳定运行场景；配备 PS-UART micro-USB 调试口、JTAG 连接器，方便固件烧录、硬件调试与故障排查

03硬件设计方案

核心架构	Xilinx/AMD Zynq UltraScale+ SoC， FPGA 可编程架构
FPGA 芯片	Xilinx Zynq UltraScale+ XCZU4CG-1SFVC784E
内存配置	2×1GB DDR4 内存
闪存配置	128MB QSPI32 闪存
核心接口	PCIe Gen2 x 4
供电方式	P12V_PCIe
同步协议	White Rabbit（WR）协议，亚纳秒级时钟同步
WR 核心模块	1G WR 时钟同步 / 数据恢复电路；1 路 WR-SFP 接口；U.FL 连接器；EEPROM 存储唯一MAC地址
时钟配置	PS 时钟 50MHz；2 路 RF 束团时钟（SansDAC 方案，FPGA 内部回环至 HP 高性能引脚）
配线架输出	32 路 TTL 3V 输出（支持 50Ω 负载，仅限输出）；Samtec 微型同轴连接器与配线架 PCB 连接
状态指示	板载 PS_DONE/PS_ERR/PS_ERR_STATUS 指示灯； IO/SFP/ 板卡 / 配线架均配备 RGB LED 指示灯
启动方式	JTAG 启动、QSPI 启动
调试接口	PS-UART 调试口（micro-USB）、JTAG 连接器
项目	详情

04原理图&PCB

阅读原文可获取设计文件

05开源资料

想了解更多开源项目的小伙伴去华秋开源硬件社区查看！欢迎大家来复刻，有商业诉求的，请联系项目的作者。

开源地址：

https://p.eda.cn/d-1338458441282224128

如果对复刻过程感兴趣，记得去开源平台为项目点个Star哦！

06结语

亚纳秒级时钟同步与 Xilinx Zynq UltraScale+ FPGA 的可编程性完美结合，既实现了精准的事件触发、外部信号时间戳记录，又通过多接口版本、还有丰富的 IO 与同步拓展设计，看到这里是不是已经按捺不住动手的冲动啦？别犹豫！平台复刻完全不用费心找小众零件，核心器件都能轻松买到。