CDCE949和CDCEL949：灵活低功耗LVCMOS时钟发生器深度解析

在电子设备中，时钟发生器就像是设备的“心脏”，为整个系统提供稳定而精确的时钟信号。CDCE949和CDCEL949作为德州仪器（TI）推出的可编程时钟发生器，在众多领域有着广泛的应用。本文将对这两款设备进行详细解析，希望能为电子工程师们在设计过程中提供有价值的参考。

文件下载：cdcel949.pdf

一、产品概述

CDCE949和CDCEL949属于可编程时钟发生器家族，是模块化PLL（锁相环） 为基础的低成本、高性能、可编程时钟合成器、乘法器和除法器。它们能够从单个输入频率生成多达九个输出时钟，每个输出都可以在系统内编程，实现高达230MHz的任意时钟频率，并且采用了多达四个独立可配置的PLL，为设计带来了极大的灵活性。

二、产品特性

2.1 丰富的功能特性

• 多PLL配置：该系列不同型号具有不同数量的PLL和输出，例如CDCEx949拥有4个PLL和9个输出，能够满足多样化的时钟需求。
• 可配置性强：支持系统内编程和EEPROM存储，通过串行可编程易失性寄存器和非易失性EEPROM，用户可以方便地存储和修改客户设置。
• 灵活的输入时钟：支持外部晶体（8MHz - 32MHz）和单端LVCMOS（高达160MHz）输入，并且片上VCXO（压控晶体振荡器）的拉范围可达±150ppm。
• 低噪声PLL核心：PLL环路滤波器组件集成，典型的低周期抖动仅为60ps，能够提供稳定的时钟信号。
• 独立的输出电源引脚：CDCE949支持3.3V和2.5V输出电源，CDCEL949支持1.8V输出电源，满足不同的电源需求。
• 灵活的时钟驱动：三个用户可定义的控制输入[S0/S1/S2]，可用于SSC（扩频时钟）选择、频率切换、输出使能或电源关闭等操作。
• 广泛的应用支持：能够为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网和GPS等设备生成高精度时钟，还能生成与TI - DaVinci™、OMAP™、DSPs等常用的时钟频率。
• 可编程SSC调制：支持中心扩展或向下扩展时钟，有效降低电磁干扰（EMI）。
• 宽温度范围：能够在 - 40°C至85°C的宽温度范围内稳定工作。
• 开发和编程套件：提供TI Pro - Clock™开发和编程套件，方便PLL的设计和编程。

2.2 关键参数

参数	详情
绝对最大额定值	VDD电源电压： - 0.5V - 2.5V；输入电压： - 0.5V - （VDD + 0.5V）；输出电压： - 0.5V - （VDDOUT + 0.5V）等
ESD评级	人体模型（HBM）：±2000V；充电设备模型（CDM）：±1500V
推荐工作条件	VDD：1.7V - 1.9V；VDD(OUT)：CDCE949为2.3V - 3.6V，CDCEL949为1.7V - 1.9V等
热信息	不同气流条件下的结到环境热阻等参数
电气特性	电源电流、VCO频率范围、LVCMOS输出频率等
EEPROM规格	编程周期：1000次；数据保留：10年

三、引脚配置与功能

CDCE949和CDCEL949采用24引脚的TSSOP封装，各引脚具有不同的功能：

• 电源引脚：VDD为1.8V设备核心电源，VDDOUT为输出电源，CDCE949的VDDOUT为3.3V或2.5V，CDCEL949的VDDOUT为1.8V。
• 输入引脚：Xin/CLK为晶体振荡器输入或LVCMOS时钟输入；S0、S1/SDA、S2/SCL为用户可编程控制输入或串行接口引脚；V Ctrl为VCXO控制电压。
• 输出引脚：Y1 - Y9为LVCMOS输出引脚。
• 接地引脚：GND为接地引脚。

四、详细描述

4.1 功能框图

其功能框图展示了输入时钟、PLL、VCXO、EEPROM编程和输出等模块的连接关系。输入时钟经过PLL处理后，通过不同的分频器输出到各个输出引脚。同时，VCXO可以实现输出频率与外部控制信号的同步。

4.2 特性描述

• 控制终端设置：三个用户可定义的控制终端（S0、S1和S2）允许外部控制设备设置，包括SSC选择、频率选择和输出状态选择等。用户可以预定义多达八种不同的控制设置。
• 默认设备设置：内部EEPROM预设为工厂默认配置，在通电或掉电/上电序列后，设备将以默认模式运行，直到用户重新编程。
• SDA/SCL串行接口：作为2线串行SDA/SCL总线的目标设备，兼容SMBus或I2C总线规范，支持标准模式（最高100kbps）和快速模式（最高400kbps）传输，并支持7位寻址。
• 数据协议：支持字节写入、字节读取、块写入和块读取操作。在EEPROM写入周期内，数据将被写入EEPROM，期间SDA/SCL总线不接受新数据，但可以进行读取操作。

4.3 设备功能模式

• SDA/SCL硬件接口：多个设备可以连接到SDA/SCL串行接口总线，但如果连接设备较多，可能需要降低总线速度。推荐的上拉电阻值为4.7kΩ。
• 编程：通过命令代码定义不同的操作模式，如块读取、块写入、字节读取和字节写入等。

五、寄存器映射

时钟输入、控制引脚、PLL和输出阶段均可由用户配置。主要的寄存器包括通用配置寄存器、PLL配置寄存器等，用户可以通过SDA/SCL总线手动写入设置，也可以使用TI Pro Clock软件进行编程，该软件能够自动计算优化性能和最低抖动的参数。

六、应用与实现

6.1 应用信息

CDCEx949可作为晶体缓冲器、时钟合成器使用，具有片上环路滤波器和扩频调制功能。编程方式包括SPI、引脚模式或使用片上EEPROM。

6.2 典型应用

以千兆以太网交换机应用为例，CDCEx949可以替代晶体和晶体振荡器，为不同的设备提供时钟信号。

6.3 设计要求与详细设计步骤

• SSC（扩频时钟）：通过扩频调制将发射能量分散到更大的带宽上，降低时钟分配网络的发射电平，从而减少电磁干扰（EMI）。
• PLL频率规划：根据输入频率，使用公式 (f{OUT }=frac{f{IN}}{ Pdiv } × frac{N}{M}) 计算输出频率，使用公式 (f{VCO}=f{IN} × frac{N}{M}) 计算目标VCO频率。
• 晶体振荡器启动：当用作晶体缓冲器时，晶体振荡器的启动时间通常比内部PLL锁定时间长。
• 频率调整：通过VCXO控制输入 (V_{Ctrl}) 调整频率，若使用PWM调制信号作为控制信号，需要外部滤波器。
• 未使用的输入和输出：若不需要VCXO拉动功能，可将 (V_{Ctrl}) 浮空；将其他未使用的输入接地；未使用的输出浮空。若不使用某个输出块，建议禁用该输出块，但仍需提供第二输出块的电源。
• XO和VCXO模式切换：从XO模式切换到VCXO模式时，需要进行特定的操作以确保输出频率为0ppm。

6.4 电源供应建议

使用外部参考时钟时，应先驱动XIN/CLK，再使 (V{DD}) 上升，以避免输出不稳定。若 (V{DDOUT }) 先于 (V{DD}) 施加，建议在 (V{DDOUT }) 上升前将 (V_{DD}) 接地。

6.5 布局

• 布局指南：作为晶体缓冲器使用时，晶体单元应尽可能靠近设备放置，晶体与XIN和XOUT之间的布线长度应相同。避免在晶体及其布线区域下方布置接地平面和电源平面，避免在该区域布线其他信号线。根据需要添加离散电容器以满足晶体负载电容要求，并将其靠近设备且相对于XIN和XOUT对称放置。
• 布局示例：包括晶体及负载电容的放置、时钟输出端串联终端电阻的使用、旁路电容的放置和铁氧体磁珠的使用等。

七、总结

CDCE949和CDCEL949以其丰富的功能、灵活的配置和良好的性能，为电子工程师在时钟设计方面提供了强大的工具。在实际应用中，工程师们需要根据具体的需求，合理配置设备参数，注意电源供应和布局等方面的问题，以充分发挥这两款设备的优势。大家在使用过程中有没有遇到过一些独特的问题或者有什么特别的应用经验呢？欢迎在评论区分享交流。