‌CDCE949/CDCEL949 时钟发生器芯片技术文档总结-电子发烧友网

CDCE949和CDCEL949是基于模块化PLL的低成本、高性能、可编程时钟合成器、乘法器和分频器。这些器件从单个输入频率生成多达九个输出时钟。每个输出均可在系统内编程，适用于高达 230MHz 的任何时钟频率，使用多达四个独立的可配置 PLL。

CDCEx949具有独立的输出电源引脚（VDDOUT）：CDCEL949为1.8V，CDCE949为2.5V至3.3V。
*附件：cdce949.pdf

输入接受外部晶体或LVCMOS时钟信号。如果使用外部晶体，片内负载电容器足以满足大多数应用。负载电容器的值可在 0pF 至 20pF 之间进行编程。此外，片上VCXO是可选的，允许输出频率与外部控制信号（即PWM信号）同步。

较深的M/N分频比允许从参考输入频率（例如27MHz）生成0ppm的音频或视频、网络（WLAN、蓝牙、以太网、GPS）或接口（USB、IEEE1394、记忆棒）时钟。

所有 PLL 都支持扩频时钟（SSC）。SSC 可以是中心扩展或向下扩展时钟。这是减少电磁干扰（EMI）的常用技术。

根据PLL频率和分频器设置，自动调整内部环路滤波器组件以实现高稳定性，并优化每个PLL的抖动传递特性。

该器件支持非易失性EEPROM编程，可根据应用轻松定制器件。CDCEx949 预设为出厂默认配置。该器件可以在 PCB 组装之前重新编程为不同的应用配置，或通过系统内编程重新编程。所有器件设置都可通过SDA和SCL总线（2线串行接口）进行编程。

特性

可编程时钟发生器系列成员
- CDCEx913：1 个 PLL，3 个输出
- CDCEx925：2 个 PLL，5 个输出
- CDCEx937：3 个 PLL，7 个输出
- CDCEx949：4 个 PLL，9 个输出
系统内可编程性和EEPROM
- 串行可编程易失性寄存器
- 用于存储客户设置的非易失性EEPROM
灵活的输入时钟概念
- 外部晶体：8MHz至32MHz
- 片内VCXO拉动范围：±150ppm
- 单端LVCMOS，频率高达160MHz
自由选择高达 230MHz 的输出频率
低噪声PLL内核
- 集成 PLL 回路滤波器组件
- 低周期抖动：60ps（典型值）
独立的输出电源引脚
- CDCE949：3.3V 和 2.5V
- CDCEL949：1.8V
灵活的时钟驱动器
- 三个用户可定义的控制输入 [S0/S1/S2]（例如：SSC 选择、频率切换、输出使能或断电）
- 为视频、音频、USB、IEEE1394、RFID、蓝牙、WLAN、以太网™和 GPS 生成高精度时钟
- 生成与 TI-DaVinci™、OMAP™ 和 DSP 一起使用的通用时钟频率
- 可编程 SSC 调制
- 实现 0ppm 时钟生成
1.8V器件核心电源
宽温度范围：–40°C 至 85°C
采用 TSSOP 封装
用于轻松进行 PLL 设计和编程的开发和编程套件（TI Pro-Clock™）

参数

方框图

‌1. 产品概述‌

‌型号‌：CDCE949（3.3V/2.5V输出）与CDCEL949（1.8V输出），均为可编程低功耗LVCMOS时钟发生器，支持扩频时钟（SSC）以降低EMI。
‌核心特性‌：
- 4个独立PLL，支持9路输出，频率最高230MHz。
- 集成SSC功能（中心/下扩频，调制范围±0.25%至±2%）。
- 支持晶体（8MHz-32MHz）或LVCMOS输入（最高160MHz）。
- 低周期抖动（典型值60ps），内置PLL环路滤波器。
- 非易失性EEPROM存储用户配置，支持在线编程（SDA/SCL接口）。

‌2. 关键功能模块‌

‌PLL架构‌：
- 每个PLL可独立配置分频/倍频参数（N/M值），支持0ppm音频/视频时钟生成。
- 自动调整内部滤波器以优化抖动性能。
‌控制接口‌：
- 3个可编程控制引脚（S0/S1/S2），支持频率切换、SSC模式选择、输出使能等功能。
- 默认SDA/SCL接口可重配置为控制引脚。
‌输出配置‌：
- 每路输出可单独设置分频值（Pdiv，1-127）、电源电压（VDDOUT）及状态（使能/三态/低电平）。

‌3. 应用场景‌