AD96685/AD96687超快比较器：高速应用的理想之选

在电子设计领域，高速比较器的性能对于许多应用至关重要。今天，我们就来深入探讨一下ADI公司的AD96685和AD96687这两款超快电压比较器，看看它们在高速设计中能为我们带来哪些优势。

文件下载：AD96687.pdf

器件概述

AD96685和AD96687属于超快电压比较器。其中，AD96685是单比较器，传播延迟仅2.5 ns；AD96687则是同样快速的双比较器。这两款器件都具备50 ps的传播延迟色散特性，这对于高速比较器而言尤为关键，它衡量的是在不同过驱动条件下传播延迟的差异。

它们拥有快速、高精度的差分输入级，能在 -2.5 V至 +5 V的共模范围内，对各种信号保持一致的传播延迟。输出为互补数字信号，与ECL 10K和10KH逻辑系列完全兼容，且输出能提供足够的驱动电流，可直接驱动端接50 Ω至 -2 V的传输线。此外，还包含一个电平敏感锁存输入，支持跟踪、跟踪保持或采样保持等工作模式。

在封装和工作温度范围方面，AD96685采用16引脚SOIC封装，工作温度范围为 -25°C至 +85°C；AD96687有16引脚DIP、SOIC和20引脚PLCC三种封装，工作温度范围同样是 -25°C至 +85°C。

特性亮点

速度与功耗平衡

这两款比较器速度极快，传播延迟仅2.5 ns，同时功耗较低，每个比较器功耗为118 mW，在高速应用中能很好地平衡速度和功耗。

多种封装与电源支持

提供DIP、SOIC、PLCC等多种封装形式，方便不同的设计需求。电源供应支持 +5 V和 -5.2 V，且逻辑兼容性为ECL，能与多种系统进行适配。

低延迟色散

50 ps的延迟色散特性确保了在不同过驱动条件下传播延迟的一致性，有助于提高系统的定时精度。

电气特性

输入特性

输入失调电压在25°C时为1 - 2 mV，输入失调漂移为20 µV/°C；输入偏置电流在25°C时为7 - 10 µA，输入失调电流为0.1 - 1.0 µA；输入电阻为200 kΩ，输入电容为2 pF。输入电压范围为 -2.5 V至 +5 V，共模抑制比为80 - 90 dB。

输出特性

逻辑“1”电压为 -1.1 V，逻辑“0”电压为 -1.5 V；逻辑“1”电流为40 µA，逻辑“0”电流为5 µA。

开关性能

输入到输出高、低电平的传播延迟在25°C时为2.5 - 3.5 ns，锁存使能到输出高、低电平的传播延迟同样为2.5 - 3.5 ns，延迟色散为50 ps。最小脉冲宽度为2.0 - 3.0 ns，最小建立时间为0.5 - 1.0 ns，最小保持时间为0.5 - 1.0 ns。

这些电气特性为高速设计提供了重要的参数依据。例如，低输入失调电压和低延迟色散有助于提高比较器的精度和稳定性；宽输入电压范围和高共模抑制比则能增强比较器对不同信号的适应能力和抗干扰能力。那么，在实际设计中，我们该如何充分利用这些特性来优化电路性能呢？

应用场景

高速触发与线接收器

凭借其快速的传播延迟，AD96685/AD96687非常适合用于高速触发电路和高速线接收器，能够及时准确地对信号进行响应和处理。

阈值与窗口比较

可用于阈值检测和窗口比较，实现对信号幅度的精确判断。例如，在一些需要对信号进行幅度筛选的系统中，能够快速准确地识别出符合条件的信号。

峰值检测

在峰值检测应用中，其高速特性可以实时捕捉信号的峰值，为后续的信号处理提供准确的数据。

从搜索到的资料来看，不同类型的触发器和触发电路在各自的应用场景中都发挥着重要作用。那AD96685/AD96687在实际的高速触发电路中，与这些常见的触发器相比，又有哪些独特的优势和应用特点呢？下面通过两个典型应用电路来进一步了解。

高速采样电路

在高速采样电路中，可利用其快速的响应特性，实现对高速信号的实时采样。通过合理设置参考电压和锁存使能信号，能够准确地采集到所需的信号信息。

高速窗口比较器

在高速窗口比较器应用中，AD96685/AD96687可以对输入信号的幅度进行精确判断，只有当输入信号的幅度在设定的窗口范围内时，才会输出相应的信号，从而实现对信号的筛选和处理。

设计注意事项

接地与电源去耦

为实现最佳性能，必须采用高速设计技术。其中，使用低阻抗接地平面是设计的关键，能有效减少电磁干扰。同时，电源去耦也非常重要，通常需要将两个电源连接端分别通过 0.1 μF 陶瓷电容和 0.001 μF 云母电容接地。由于比较器电路的设计，负电源对变化更为敏感，因此要特别确保负电源的“干净”。

锁存使能输入

锁存使能输入为低电平有效（锁存）。若不使用锁存功能，AD96685 的锁存使能输入应接地（地为 ECL 逻辑高电平）；AD96687 的锁存使能输入应连接到 -2.0 V 或悬空，以禁用锁存功能。此外，锁存使能输入还可作为迟滞控制输入，通过改变输入电压来实现迟滞的小幅度变化。

未使用比较器处理

在 AD96687 中，若有一个比较器阶段未使用，不能让其输入悬空。因为高内部增益可能导致输出振荡，影响正在使用的另一个比较器。可通过确保两个输入至少相差一个二极管压降，并将锁存使能输入接地，使输出处于固定状态。

终端匹配

使用适当的 ECL 终端能获得最佳性能。AD96685/AD96687 的开集电极输出设计为通过 50 Ω 电阻端接到 -2.0 V，或采用其他等效的 ECL 终端。若高速 ECL 信号需要布线超过几厘米，可能需要使用微带或带状线技术，以确保正确的转换时间并防止输出振铃。

综上所述，AD96685和AD96687以其优异的高速性能、丰富的功能特性以及广泛的应用场景，为电子工程师在高速设计领域提供了强大的工具。但在实际应用中，我们需要充分考虑各种设计注意事项，合理布局和布线，以确保这些比较器能够发挥出最佳性能，满足不同高速系统的设计需求。你在使用类似高速比较器的过程中，遇到过哪些印象深刻的问题呢？欢迎在评论区分享交流。