UCC21550：灵活高效的双路栅极驱动器解决方案

在电子工程师的日常工作中，选择合适的栅极驱动器对于各类电源和电机驱动设计至关重要。今天我们要深入探讨的 UCC21550，就是一款极具特色的双路栅极驱动器，它在众多应用场景中都能展现出出色的性能。

文件下载：ucc21550.pdf

一、UCC21550 概述

UCC21550 是一款灵活的双路栅极驱动器，能够适应多种电源和电机驱动拓扑结构，可驱动包括 SiC MOSFET 在内的多种类型晶体管。它具有诸多特性，如电阻可编程死区时间（DT）控制、内部上拉的 DIS 引脚，以及输入和输出电压的欠压锁定（UVLO）功能等，这些特性使其能与控制电路良好集成，并有效保护所驱动的栅极。

二、关键特性剖析

2.1 宽温度范围与高输出电流

UCC21550 的结温范围为 -40°C 至 +150°C，能适应较为恶劣的工作环境。其输出电流峰值可达 4A 源电流和 6A 灌电流，足以驱动各类功率晶体管。

2.2 高共模瞬态抗扰度（CMTI）

CMTI 大于 125V/ns，这意味着它在存在高共模瞬态干扰的环境中，依然能够稳定工作，有效避免干扰对驱动器性能的影响。

2.3 丰富的 UVLO 保护

UCC21550 对所有电源都具备 UVLO 保护功能。当 VDD 偏置电压低于启动时的 (VVDD_ON) 或启动后的 (VVDD_OFF) 时，VDD UVLO 功能会将受影响的输出拉低，确保设备在电压异常时的安全。同时，输入侧也有 UVLO 保护，当 VCCI 电压不满足要求时，设备不会激活或停止信号传输，且都具有滞回特性，保证了工作的稳定性。

2.4 可编程死区时间

通过将 DT 引脚连接到合适的电阻 (R{DT})，可以设置死区时间。当 (R{DT}) 在 1.7kΩ 至 100kΩ 范围内时，死区时间 (DT (ns) = 8.6×R_{DT} (kΩ) + 13)。这一功能可以有效防止上下管同时导通，避免短路情况的发生。

2.5 快速关断功能

DIS 引脚可用于快速关断两个驱动器输出。将 DIS 引脚拉高（或悬空）时，两个输出会同时关闭；将其接地时，UCC21550 可正常工作，响应时间约为 48ns，与传播延迟相当。

三、应用领域广泛

UCC21550 可作为低侧、高侧、高侧/低侧或半桥驱动器，适用于 MOSFET、IGBT 或 SiC MOSFET。其典型应用包括车载电池充电器、高压 DC - DC 转换器、汽车 HVAC 和车身电子等领域。在这些应用中，UCC21550 凭借其隔离和缓冲驱动功能，以及先进的保护特性和优化的开关性能，帮助设计师构建更小、更可靠的设计方案，缩短产品上市时间。

四、典型应用设计要点

4.1 输入滤波器设计

为了滤除不理想布局或长 PCB 走线引入的振铃，可使用一个小的 (R{IN}-C{IN}) 滤波器。在选择这些组件时，需要注意在良好的抗噪性和传播延迟之间进行权衡。例如，可选择 (R{IN}=51Ω) 和 (C{IN}=33pF) 的组件，其转折频率约为 100MHz。

4.2 外部自举二极管和串联电阻选择

自举电容在低侧晶体管导通时通过外部自举二极管由 VDD 充电。选择高电压、快速恢复的二极管或具有低正向压降和低结电容的 SiC 肖特基二极管，可减少反向恢复引入的损耗和相关接地噪声反弹。同时，使用自举电阻 (R{BOOT}) 可降低 (D{BOOT}) 中的浪涌电流，并限制每个开关周期内 VDDA - VSSA 电压的上升斜率。

4.3 栅极驱动器输出电阻

外部栅极驱动电阻 (R{ON} / R{OFF}) 用于限制寄生电感/电容和高电压/电流开关引起的振铃，微调栅极驱动强度，优化开关损耗，并减少电磁干扰。在计算峰值源电流和灌电流时，需要考虑多种因素，如自举二极管的正向压降、功率晶体管的内部栅极电阻等。同时，要注意 PCB 布局和负载电容对峰值电流的影响，尽量减小栅极驱动器环路的寄生电感。

4.4 栅源电阻选择

建议使用栅源电阻 (R{GS})，在栅极驱动器输出无电源且处于不确定状态时，将栅极电压拉低至源极电压。该电阻还可降低由于米勒电流引起的 dv/dt 导通风险，其阻值通常在 5.1kΩ 至 20kΩ 之间，具体取决于功率器件的 (V{th}) 以及 (C{GD}) 与 (C{GS}) 的比值。

4.5 栅极驱动器功率损耗估算

栅极驱动器子系统的总损耗 (P{G}) 包括 UCC21550 的功率损耗 (P{GD}) 和外围电路的功率损耗。(P{GD}) 可通过计算多个组件的损耗来估算，包括静态功率损耗 (P{GDQ}) 和开关操作损耗 (P{GDO})。在不同的情况下，如线性或非线性上拉/下拉电阻，(P{GDO}) 的计算方法有所不同。

4.6 结温估算

使用结到顶部表征参数 (Psi{JT}) 代替结到壳热阻 (R{Theta JC}) 可以大大提高结温估算的准确性。结温 (T{J}) 可通过公式 (T{J}=T{C}+Psi{JT} × P{GD}) 估算，其中 (T{C}) 是 UCC21550 外壳顶部温度。

4.7 电容选择

VCCI、VDDA 和 VDDB 的旁路电容对于实现可靠性能至关重要。建议选择具有足够电压额定值、温度系数和电容公差的低 ESR 和低 ESL 表面贴装多层陶瓷电容器（MLCC）。在选择 VCCI 电容时，可使用 50V、超过 100nF 的 MLCC；对于 VDDA 电容（自举电容），需要根据总电荷需求和电压纹波来选择合适的电容值，并注意避免电容过大导致的问题；VDDB 电容的选择要考虑通道的电流需求。

4.8 死区时间设置

对于采用半桥的功率转换器拓扑，上下晶体管之间的死区时间设置对于防止动态开关期间的直通至关重要。UCC21550 的死区时间设置取决于外部栅极驱动导通/关断电阻、直流母线开关电压/电流以及负载晶体管的输入电容等因素。可以通过公式 (DT{Setting }=DT{Req }+T{F{-} Sys }+T{R{-}Sys }-T_{D( on) }) 来选择合适的死区时间。

4.9 负偏置应用

在存在寄生电感导致栅源驱动电压振铃的情况下，可在栅极驱动上施加负偏置以防止意外导通。常见的实现方式包括使用齐纳二极管在隔离电源输出级施加负偏置、使用两个电源设置正负驱动电压以及在单电源和栅极驱动路径中使用齐纳二极管施加负偏置等，但每种方式都有其适用场景和局限性。

五、布局注意事项

5.1 组件放置

将低 ESR 和低 ESL 电容器靠近 VCCI - GND 和 VDD - VSS 引脚连接，以支持外部功率晶体管导通时的高峰值电流。尽量减小顶部晶体管源极和底部晶体管源极之间的寄生电感，避免开关节点 VSSA（HS）引脚出现大的负瞬变。将死区时间设置电阻 (R{DT}) 及其旁路电容靠近 DT 引脚放置，连接 DIS 引脚到微控制器时，使用约 1nF 的低 ESR/ESL 电容 (C{DIS}) 进行旁路。

5.2 接地考虑

将充电和放电晶体管栅极的高峰值电流限制在最小的物理区域内，以降低环路电感，减少晶体管栅极端子上的噪声。将栅极驱动器尽可能靠近晶体管放置，注意包含自举电容、自举二极管、局部 VSSB 参考旁路电容和低侧晶体管体/反并联二极管的高电流路径，尽量减小该环路的长度和面积。

5.3 高压考虑

为确保初级和次级侧之间的隔离性能，避免在驱动器设备下方放置任何 PCB 走线或铜箔，建议进行 PCB 切割以防止可能影响 UCC21550 隔离性能的污染。对于半桥或高侧/低侧配置，尽量增加 PCB 布局中高侧和低侧 PCB 走线之间的爬电距离。

5.4 热考虑

当驱动电压高、负载重或开关频率高时，UCC21550 可能会消耗大量功率。适当的 PCB 布局有助于将热量从设备散发到 PCB 上，最小化结到板的热阻抗 (theta_{JB})。建议增加连接到 VDDA、VDDB、VSSA 和 VSSB 引脚的 PCB 铜箔面积，优先考虑最大化与 VSSA 和 VSSB 的连接。如果系统有多层，可通过多个适当尺寸的过孔将 VDDA、VDDB、VSSA 和 VSSB 引脚连接到内部接地或电源平面，但要注意不同高压平面的走线/铜箔不要重叠。

六、总结

UCC21550 作为一款功能强大的双路栅极驱动器，在性能、保护和应用灵活性方面都表现出色。在实际设计中，工程师需要充分考虑其各项特性和设计要点，合理选择组件、优化布局，以确保设备的稳定可靠运行。同时，要关注其认证情况和文档更新，以便及时获取最新信息。大家在使用 UCC21550 过程中遇到过哪些问题呢？欢迎在评论区分享交流。