探索DS90UR903Q/DS90UR904Q：FPD - Link II芯片组的卓越性能与应用

在电子工程师的日常工作中，选择合适的芯片组对于实现高效、稳定的系统设计至关重要。今天，我们将深入探讨德州仪器（TI）的DS90UR903Q/DS90UR904Q FPD - Link II芯片组，它在视频显示应用领域展现出了出色的性能和广泛的适用性。

文件下载：ds90ur903q-q1.pdf

芯片组概述

DS90UR903Q/904Q芯片组专为视频显示应用而设计，工作在10 MHz至43 MHz的像素时钟频率范围内。其中，DS90UR903Q作为Serializer（串行器），能够将21位宽的并行LVCMOS数据总线转换为单个高速差分对；而DS90UR904Q作为Deserializer（解串器），则负责接收单条串行数据流，并将其转换回21位宽的并行数据总线。这种转换方式不仅简化了数据传输过程，还能有效提高信号质量，为视频显示系统提供了可靠的支持。

芯片特性

数据传输与接口优势

• 输入时钟支持：支持10 MHz至43 MHz的输入PCLK，为不同的视频显示需求提供了灵活的选择。
• 数据吞吐量：具备210 Mbps至903 Mbps的数据吞吐量，能够满足高清视频数据的快速传输要求。
• 单差分对互连：采用单差分对互连方式，结合嵌入式时钟和DC平衡编码，支持AC耦合互连，有效减少了数据传输过程中的干扰和损耗。
• 长距离驱动能力：能够驱动长达10米的屏蔽双绞线，适用于各种复杂的应用场景。

功能特性

• I2C兼容串行接口：通过I2C兼容的串行接口进行设备配置，方便工程师进行灵活的参数设置。
• 单硬件设备寻址引脚：简化了设备的寻址过程，提高了系统的可维护性。
• LOCK输出报告引脚：用于验证链路完整性，让工程师能够实时了解数据传输的状态。
• 集成终端电阻：减少了外部元件的使用，降低了系统成本和设计复杂度。
• 电压兼容性：支持1.8V或3.3V兼容的并行总线接口，增强了芯片与不同系统的兼容性。

其他特性

• 输入均衡控制：解串器输入提供均衡控制，可补偿长距离传输过程中的信号损耗。
• ESD合规性：符合ISO 10605 ESD和IEC 61000 - 4 - 2 ESD标准，具有良好的静电防护能力。
• 汽车级产品：经过AEC - Q100 Grade 2认证，适用于汽车电子等对可靠性要求较高的应用场景。
• 温度范围：工作温度范围为 - 40°C至 + 105°C，能够适应各种恶劣的环境条件。

引脚配置与功能

串行器（DS90UR903Q）

串行器采用40引脚的WQFN封装，其引脚功能涵盖了并行数据输入、像素时钟输入、串行控制总线、模式选择、设备ID地址选择、电源和接地等多个方面。例如，DIN[20:0]为并行数据输入引脚，PCLK为像素时钟输入引脚，SCL和SDA为串行控制总线的时钟和数据线，MODE引脚用于选择I2C模式等。

解串器（DS90UR904Q）

解串器采用48引脚的WQFN封装，引脚功能与串行器类似，但在输出方面有所不同。ROUT[20:0]为并行数据输出引脚，PCLK为像素时钟输出引脚，LOCK引脚用于输出PLL锁定状态等。

规格参数

绝对最大额定值

芯片的绝对最大额定值规定了其在正常工作时所能承受的最大电压、温度等参数。例如，电源电压VDDIO的范围为 - 0.3V至 + 4.0V，结温最高可达 + 150°C。在设计过程中，工程师必须严格遵守这些参数，以确保芯片的安全可靠运行。

推荐工作条件

推荐工作条件包括电源电压、温度范围、PCLK时钟频率等。例如，电源电压VDDn的推荐范围为1.71V至1.89V，工作温度范围为 - 40°C至 + 105°C，PCLK时钟频率为10 MHz至43 MHz。在这些条件下，芯片能够发挥出最佳的性能。

电气特性

电气特性涵盖了LVCMOS直流规格、CML驱动器直流规格、SER/DES电源电流等多个方面。例如，在LVCMOS直流规格中，高电平输入电压VIH和低电平输入电压VIL的范围会根据不同的VDDIO电压而有所变化；在CML驱动器直流规格中，输出差分电压IVOD的典型值为268 mV至412 mV。这些参数为工程师进行电路设计和性能评估提供了重要的依据。

详细设计与应用

典型应用场景

DS90UR903Q/904Q芯片组适用于多种应用场景，主要包括以下两个方面：

• 显示系统：在显示系统中，该芯片组可用于连接图形主机控制器和显示模块，实现18位色深（RGB666 + HS、VS和DE）的视频数据传输。例如，在汽车中央信息显示屏、导航显示屏等设备中，DS90UR903Q/904Q芯片组能够确保视频数据的稳定传输，为用户提供清晰、流畅的视觉体验。
• 相机系统：在相机系统中，主机控制器/处理器连接到解串器，CMOS图像传感器提供数据给串行器。通过这种方式，芯片组能够实现相机数据的高效传输和处理，满足相机应用对数据传输速度和质量的要求。

设计要点

典型应用连接

在典型应用连接中，串行器的CML输出需要通过0.1 μF的AC耦合电容连接到线路，线路驱动器包含内部终端；解串器的CML输入同样需要使用0.1 μF的耦合电容，接收器也提供内部终端。同时，系统GPO信号用于控制PDB和MODE端子，以实现设备的开启和配置。

AC耦合

芯片组支持通过集成的DC平衡解码方案实现AC耦合互连。在FPD - Link II信号路径中，需要串联外部AC耦合电容，建议使用最小可用封装的电容，以减少封装寄生效应导致的信号质量下降。

电源要求

在电源上电时，VDDIO电源需要先达到预期的工作电压（1.8V或3.3V），然后其他电源（VDDn）再开始升压。同时，需要延迟并释放PDB输入信号，以确保所有VDD电源稳定后再进行操作。可以通过连接外部RC网络到PDB引脚来实现这一要求。

传输介质

芯片组可用于多种平衡电缆，根据距离和信号质量要求进行选择。建议使用100Ω差分阻抗的屏蔽双绞线（STP）电缆，以减少阻抗不连续性和信号干扰。同时，要注意电缆的衰减、近端串扰和线对间 skew等参数，以确保信号传输的质量。

串行互连准则

在进行串行互连时，应使用100Ω耦合差分对，并遵循S/2S/3S规则进行布线，以减少LVCMOS信号与差分线之间的耦合。同时，要尽量减少过孔数量，保持走线的平衡和对称，以提高信号传输的稳定性。

布局建议

在PCB布局方面，应采用至少四层板，并设置电源和接地平面，以提供低噪声的电源供应。将LVCMOS信号与差分线分开布局，避免LVCMOS线对差分线产生耦合干扰。建议使用表面贴装电容作为外部旁路电容，将较小值的电容靠近引脚放置，以减少寄生电感。同时，在电源入口处使用大容量的电容，以平滑低频开关噪声。

总结

DS90UR903Q/DS90UR904Q FPD - Link II芯片组凭借其出色的数据传输能力、丰富的功能特性和广泛的应用场景，为电子工程师提供了一个优秀的解决方案。在实际设计过程中，工程师需要充分了解芯片的特性和参数，严格遵循设计要点和布局建议，以确保系统的稳定性和可靠性。希望本文能够为广大电子工程师在使用DS90UR903Q/DS90UR904Q芯片组时提供有益的参考。

你在使用该芯片组的过程中遇到过哪些问题？或者你对芯片组的哪些特性更感兴趣？欢迎在评论区留言讨论。