深入解析DS90UB91xQ-Q1：汽车级FPD-Link III芯片组的卓越性能与应用

在汽车电子领域，数据传输的高效性和稳定性至关重要。DS90UB91xQ-Q1芯片组作为一款汽车级FPD-Link III接口芯片，为汽车摄像头和视频处理器之间的数据传输提供了强大的解决方案。本文将深入剖析DS90UB91xQ-Q1的特性、应用及设计要点，帮助电子工程师更好地理解和应用这款芯片。

文件下载：DS90UB914QSQE NOPB.pdf

一、芯片概述

DS90UB91xQ-Q1芯片组由DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer组成，支持10 - 100 MHz的输入像素时钟频率。它采用单差分对互连，通过DC平衡编码和嵌入式时钟技术，实现了高速数据传输和AC耦合互连，能够驱动长达25米的屏蔽双绞线。同时，该芯片组还具备双向控制通道，支持I2C通信，可实现数据的双向传输。

二、主要特性

1. 灵活的数据有效负载

支持10位和12位数据有效负载，其中10位有效负载最高可达100 MHz，12位有效负载最高可达75 MHz。这种灵活性使得芯片组能够适应不同的应用需求。

2. 双向控制通道

提供连续低延迟的双向控制接口通道，支持400 kHz的I2C通信。该通道独立于视频消隐期，可实现图像传感器和ECU之间的双向通信，无需额外的编程和控制线。

3. 2:1多路复用器

DS90UB914Q-Q1 deserializer配备2:1多路复用器，可在两个输入成像器之间进行选择，为系统设计提供了更多的灵活性。

4. 嵌入式时钟和DC平衡编码

嵌入式时钟和DC平衡编码技术增强了信号质量，支持AC耦合互连，减少了并行数据和时钟路径之间的偏斜问题，降低了系统成本。

5. 自适应接收均衡器

接收均衡器可自动适应电缆损耗的变化，确保在长距离传输时信号的稳定性。

6. 丰富的GPIO引脚

Serializer和Deserializer均提供四个专用的通用输入/输出引脚（GPIO），可用于控制和响应各种命令。

7. 链路完整性验证

具备LOCK输出报告引脚和AT-SPEED BIST诊断功能，可验证链路的完整性。

8. 低功耗和高可靠性

采用单1.8 V电源供电，符合ISO 10605和IEC 61000 - 4 - 2 ESD标准，是汽车级产品，经过AEC - Q100 Grade 2认证，工作温度范围为 - 40°C至 + 105°C。

三、应用场景

1. 碰撞缓解前后视摄像头

在汽车碰撞缓解系统中，前后视摄像头需要将高清图像数据快速、准确地传输到ECU进行处理。DS90UB91xQ-Q1芯片组的高速数据传输能力和低延迟特性，能够满足摄像头与ECU之间的数据传输需求，为碰撞缓解系统提供可靠的支持。

2. 停车辅助环视系统

环视系统需要多个摄像头同时工作，将车辆周围的图像数据传输到ECU进行拼接和处理。DS90UB91xQ-Q1的2:1多路复用器和双向控制通道功能，使得系统可以灵活选择不同的摄像头输入，并实现摄像头与ECU之间的双向通信，为停车辅助系统提供清晰、准确的图像信息。

四、详细功能描述

1. 串行帧格式

高速前向通道由28位数据组成，包含视频数据、同步信号、I2C和奇偶校验位。数据经过随机化、平衡和加扰处理，优化了AC耦合链路的信号传输。双向控制通道数据与高速前向数据一起通过单串行链路传输，实现了全双工低速率的前后向路径和高速前向通道。

2. 线速率计算

根据不同的工作模式，DS90UB91xQ-Q1芯片组采用不同的时钟分频和倍频方式，确保最大线速率保持在1.4 Gbps。具体计算公式如下：

• 12位低频模式：Line rate = fPCLK × 28
• 10位模式：Line rate = fPCLK / 2 × 28
• 12位高频模式：Line rate = fPCLK × (2 / 3) × 28

3. 解串器多路复用器输入

DS90UB914Q-Q1的2:1多路复用器可通过引脚或寄存器控制，选择不同的摄像头输入。在切换摄像头时，需要先通过SEL引脚或寄存器选择新的摄像头，然后启用相应的反向通道驱动器。

4. 错误检测

芯片组提供错误检测功能，通过前向通道的奇偶校验位和反向通道的4位CRC校验位，对数据传输的完整性进行验证。检测到的错误数量分别存储在Serializer和Deserializer的8位寄存器中。

5. 双向控制总线和I2C模式

I2C兼容接口允许通过双向控制通道对DS90UB913Q-Q1、DS90UB914Q-Q1或外部远程设备进行编程。时钟（SCL）和数据（SDA）线采用开漏I/O，需要外部上拉电阻。该接口支持最高400 kbps的I2C快速模式。

6. 从时钟拉伸

芯片组在数据传输过程中利用总线时钟拉伸（保持SCL线低电平）来与远程设备进行通信和同步。I2C主设备必须支持时钟拉伸才能与DS90UB91xQ-Q1芯片组配合工作。

7. I2C透传

I2C透传功能提供了一种独立寻址从设备的方式，可决定是否将I2C指令传输到远程I2C设备。启用该功能后，I2C总线流量将继续通过，排除对远程I2C设备的I2C命令。

8. ID[x]地址解码器

Serializer的ID[x]引脚用于解码和设置其物理从地址，允许在总线上连接多达5个设备。Deserializer的IDx[0]和IDx[1]引脚用于设置多达16个可能的地址，以支持更多的设备连接。

9. 可编程控制器

DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer均嵌入了集成的I2C从控制器，可用于配置可编程寄存器中的额外功能或控制一组可编程GPIO。

10. 多摄像头同步

对于需要多摄像头帧同步的应用，建议使用通用输入/输出（GPIO）引脚传输控制信号。系统控制器提供场同步输出，摄像头接受辅助同步输入，以实现多摄像头的同步。但需要注意的是，这种同步方式存在非确定性延迟，最大延迟为25 µs。

11. 通用输入/输出（GPIO）

当芯片组以成像器的像素时钟作为参考时钟源时，Serializer有4个GPO，Deserializer有4个GPIO。这些引脚可配置为输入或输出，用于控制和响应各种命令。当使用外部振荡器作为参考时钟时，GPO3和GPIO2的配置会有所不同。

12. LVCMOS VDDIO选项

Serializer输入支持1.8 V、2.8 V和3.3 V，Deserializer输出支持1.8 V和3.3 V，用户可根据系统接口进行配置。

13. 解串器自适应输入均衡（AEQ）

接收器输入提供自适应输入均衡滤波器，可补偿介质损耗。均衡水平可通过寄存器控制手动选择，通过CMLOUTP/CMLOUTN引脚可观察到完全自适应均衡器的输出。

14. EMI降低

• 解串器交错输出：接收器交错输出切换，在定义的窗口内随机分布转换，减少同时切换的输出数量，降低电源噪声，扩展噪声频谱，减少整体EMI。
• 扩频时钟生成（SSCG）：DS90UB914Q-Q1的并行数据和时钟输出具有可编程的SSCG范围，从10 MHz到100 MHz。通过SSC控制寄存器可控制输出扩展的调制速率和调制频率变化。

五、设备功能模式

1. 外部振荡器作为参考时钟

当成像器的像素时钟抖动超过芯片组的容限时，建议使用外部振荡器作为参考时钟。外部振荡器时钟输出经过DS90UB913Q-Q1 serializer的二分频电路，分频后的时钟输出作为成像器的参考时钟。在这种模式下，GPO3作为外部振荡器的输入引脚，GPO2将分频后的时钟反馈给成像器。

2. 成像器像素时钟作为参考时钟

芯片组也可以使用成像器的像素时钟作为参考时钟。此时，成像器使用外部振荡器作为参考时钟，Serializer和Deserializer各有4个GPIO。

3. 模式引脚配置

• Serializer的MODE引脚可配置为选择使用外部振荡器或成像器的PCLK。通过将引脚拉至VDD（1.8 V）并使用推荐值的下拉电阻来设置模式。
• Deserializer的MODE引脚可配置为工作在12位低频模式、12位高频模式或10位模式。内部芯片组在不同模式下采用不同的分频方式，Deserializer会通过反向通道自动配置Serializer的模式。

4. 时钟数据恢复状态标志（LOCK）、输出使能（OEN）和输出状态选择（OSS_SEL）

当PDB驱动为高电平时，Deserializer的CDR PLL开始锁定串行输入，LOCK输出根据OEN设置为三态或低电平。锁定完成后，LOCK输出为高电平，表示并行总线和PCLK输出上有有效的数据和时钟。输出状态基于OEN和OSS_SEL设置。

5. 多设备寻址

对于需要在同一I2C总线上访问多个具有相同固定地址的摄像头设备的应用，DS90UB91xQ-Q1提供从ID匹配/别名功能，通过编程Deserializer的SLAVE_ID_MATCH寄存器，为每个设备生成不同的目标从地址，实现独立寻址。

6. 掉电模式

Serializer和Deserializer均有PDB输入引脚，可用于启用或进入掉电（睡眠）模式。在睡眠模式下，Serializer的高速驱动器输出为静态高电平，Deserializer的数据和PCLK输出根据OSS_SEL配置设置。

7. 像素时钟边缘选择（TRFB / RRFB）

TRFB/RRFB寄存器用于选择像素时钟的边缘。对于Serializer，该寄存器确定数据锁存的边缘；对于Deserializer，该寄存器确定数据选通的边缘。

8. 上电要求和PDB引脚

上电时，VDDIO电源需先达到预期的工作电压（1.8 V至3.3 V），然后其他电源（VDDn）开始上升。需要延迟并在VDD（VDDn和VDDIO）电源稳定到推荐工作电压后释放PDB信号。可通过外部RC网络连接到PDB引脚，确保PDB在所有VDD稳定后到达。

9. 内置自测试（BIST）

芯片组提供可选的AT-Speed内置自测试（BIST）功能，支持高速串行链路和低速反向通道的测试。可通过引脚或寄存器将芯片组编程为BIST模式，BIST状态可通过PASS引脚实时监控，也可通过I2C读取错误帧数。

六、寄存器映射

DS90UB913Q-Q1和DS90UB914Q-Q1芯片组的寄存器映射详细定义了各个寄存器的功能和配置。通过对这些寄存器的编程，可以实现芯片组的各种功能，如数据传输模式选择、错误检测、GPIO配置等。具体的寄存器映射信息可参考文档中的表格。

七、应用与实现

1. 应用信息

Serializer和Deserializer仅支持通过集成的DC平衡解码方案实现的AC耦合互连。在FPD-Link III信号路径中，需要串联外部AC耦合电容，建议使用最小可用封装的电容，以减少封装寄生效应导致的信号质量下降。

2. 典型应用

• 传输介质：DS90UB91xQ-Q1芯片组适用于点对点配置，通过屏蔽双绞线电缆进行数据传输。Serializer和Deserializer提供内部终端，以最小化阻抗不连续性。互连（电缆和连接器）的差分阻抗应为100 Ω，电缆的最大长度取决于电缆质量、连接器、电路板和电气环境等因素。
• 自适应均衡器 - 损耗补偿：自适应均衡器用于补偿互连组件的差分插入损耗，但补偿能力有限。为了确定最大电缆长度，需要考虑抖动、偏斜、ISI、串扰等影响信号完整性的因素。
• 详细设计流程：文档中提供了DS90UB913Q-Q1 serializer和DS90UB914Q-Q1 deserializer的典型连接图，为工程师的设计提供了参考。

八、电源供应建议

芯片组设计为从1.8 V的输入核心电压电源供电。部分设备为电路的不同部分提供单独的电源和接地端子，以隔离不同部分电路之间的开关噪声影响。通常不需要在PCB上使用单独的平面，引脚描述表可提供电路块与电源引脚对的连接指导。在某些情况下，可使用外部滤波器为敏感电路（如PLL）提供干净的电源。

九、布局设计

1. 布局指南

• 印刷电路板布局和堆叠应设计为为设备提供低噪声电源。良好的布局实践应将高频或高电平输入和输出分开，以最小化不必要的杂散噪声拾取、反馈和干扰。
• 使用薄介质（2至4密耳）的电源/接地夹层可提高电源系统性能，提供低电感寄生的平面电容，使外部旁路电容的价值和放置不那么关键。
• 外部旁路电容应包括RF陶瓷和钽电解电容，建议使用表面贴装电容，将较小值的电容靠近引脚放置。在电源入口处建议使用大容量电容，以平滑低频开关噪声。
• 建议使用至少四层板，将LVCMOS信号远离差分线，以防止LVCMOS线与差分线之间的耦合。推荐使用100 Ω的紧密耦合差分线，以确保耦合噪声为共模并被接收器抑制，同时减少辐射。
• 遵循S、2S和3S规则进行间距设计，减少过孔数量，使用差分连接器，保持走线平衡，最小化线对内的偏斜。

2. 布局示例

文档中提供了DS90UB913Q-Q1 Serializer和DS90UB914Q-Q1 Deserializer的布局示例，包括模板参数、焊膏沉积和布线技术等方面的信息，为工程师的布局设计提供了参考。

十、设备和文档支持

1. 文档支持

提供了相关文档的链接，包括绝对最大额定值、PCB和互连设计指南、评估套件等，方便工程师获取更多的技术信息。

2. 相关链接

提供了快速访问链接，包括技术文档、支持和社区资源、工具和软件等，方便工程师获取所需的资源。

3. 社区资源

提供了TI E2E™在线社区和设计支持的链接，工程师可以在社区中提问、分享知识、探索想法和解决问题。

4. 静电放电注意事项

这些设备的内置ESD保护有限，在存储或处理时，应将引脚短路或将设备放置在导电泡沫中，以防止MOS栅极受到静电损坏。

十一、总结

DS90UB91xQ-Q1芯片组以其卓越的性能和丰富的功能，为汽车电子领域的数据传输提供了可靠的解决方案。电子工程师在设计过程中，应充分了解芯片组的特性和应用要求，合理进行布局设计和电源供应，以确保系统的稳定性和可靠性。同时，通过利用芯片组的各种功能，如错误检测、双向控制通道和多设备寻址等，可以提高系统的性能和灵活性。希望本文对电子工程师在DS90UB91xQ-Q1芯片组的应用和设计方面有所帮助。你在实际应用中是否遇到过类似芯片组的问题？或者你对芯片组的哪些功能更感兴趣呢？欢迎在评论区分享你的经验和想法。