详解DS90UR907Q-Q1：FPD-Link到FPD-Link II转换器的卓越之选

在当今的电子设计领域，高速数据传输和信号处理的需求日益增长。对于汽车显示等应用场景，稳定、高效且低电磁干扰（EMI）的数据传输解决方案至关重要。德州仪器（TI）的DS90UR907Q-Q1转换器，作为一款专门设计用于将FPD-Link转换为FPD-Link II的器件，为我们提供了一个优秀的选择。今天，我们就来深入探讨一下这款器件的特点、应用以及设计要点。

文件下载：ds90ur907q-q1.pdf

器件概述

DS90UR907Q-Q1能够支持5 - 65 MHz的频率范围，对应的串行链路速率为140 Mbps至1.82 Gbps。它可以将4个LVDS数据/控制流和1个LVDS时钟对（FPD-Link）转换为高速串行接口（FPD-Link II），通过单对传输。这种串行总线方案具有诸多优势，比如消除了时钟和数据之间的偏斜问题，减少了连接器引脚数量，降低了互连的尺寸、重量和成本，同时也简化了PCB布局。此外，内部的直流平衡编码支持交流耦合互连，进一步提升了信号传输的稳定性。

主要特性

数据传输与转换

• 多通道输入：具备5通道（4数据 + 1时钟）的FPD-Link接收器输入，可处理丰富的数据信息。
• 高效转换：能够将FPD-Link接口的27位数据（24位高速数据和3位低速视频控制信号）通过单对FPD-Link II串行传输，并且串行流中包含嵌入式时钟和直流平衡信息，增强了信号质量。

  兼容性与灵活性

• 向后兼容：该器件不仅适用于DS90UR908Q或DS90UR906Q，还能与前代的FPD-Link II设备兼容，为不同的系统设计提供了便利。
• 模式可选：可在24位色彩模式（VS、HS、DE编码在串行流中）或18位色彩模式下工作，满足多样化的应用需求。
• 配置方式多样：可以通过外部引脚或可选的串行控制总线进行配置，方便工程师根据具体设计进行灵活调整。

  信号质量与EMI控制

• VOD选择：支持通过VODSEL引脚选择差分输出电压，在高噪声环境或长电缆应用中，可提高输出电压以增强信号强度。
• 去加重功能：De-Emph引脚可控制去加重功能，补偿电缆传输损耗，提升信号质量。同时，TI建议在使用去加重时将VODSEL设置为高电平，以避免过度的信号衰减。
• 低EMI设计：采用低电压差分信号和扩频时钟兼容性，有效降低了与显示数据传输相关的电磁干扰。

  节能特性

• 掉电模式：通过PDB输入引脚可以使器件进入掉电模式，在显示不需要时节省功耗。此时，驱动器输出呈现0V VOD状态，同时可选的串行总线控制寄存器会被复位。
• 停止时钟功能：当RxCLKIN停止时，器件进入低功耗睡眠状态。当输入时钟频率低于3 MHz时，检测到停止条件，时钟保持静态低或高状态。再次启动RxCLKIN时，器件会锁定有效输入时钟并继续传输数据，且可选的串行总线控制寄存器的值会被保留。

应用与实现

应用场景

DS90UR907Q-Q1和DS90UR908Q芯片组主要用于主机（图形处理器）和显示器之间的接口，支持24位色彩深度（RGB888）和高达1024 × 768的显示格式。在RGB888应用中，可通过串行链路支持24位颜色数据、像素时钟（PCLK）和三个控制位（VS、HS和DE），PCLK速率范围为5 - 65 MHz。此外，该芯片组也可用于18位色彩应用，还能从主机向显示器发送三到六个通用信号。

设计要点

• 上电要求：VDD（ $V{DDn}$ 和 $V{DDIO}$ ）电源斜坡应在1.5 ms内单调上升。如果上升时间较慢，则需要在PDB引脚添加电容，以确保PDB信号在所有VDD达到推荐工作电压后到达。当PDB引脚连接到VDDIO时，建议使用10 kΩ上拉电阻和22 μF电容接地来延迟PDB输入信号。
• 传输介质：该器件适用于点对点配置，可通过PCB走线或双绞线电缆进行连接。内部提供终端电阻，为信号传输提供了干净的环境。LVDS互连应呈现100 Ω的差分阻抗，建议使用匹配差分阻抗的电缆和连接器，以减少阻抗不连续性。根据噪声环境和应用需求，可选择屏蔽或非屏蔽电缆。
• 典型应用：在典型的65 MHz 24位彩色显示应用中，FPD-Link接口的LVDS输入需要外部100 Ω终端电阻，FPD-Link II的LVDS输出需要100 nF交流耦合电容。线路驱动器包含内部终端电阻，电源引脚附近应放置旁路电容，至少使用四个0.1 μF电容和一个4.7 μF电容进行本地旁路。系统GPO信号可控制PDB和BISTEN引脚，根据电缆长度和应用需求设置VODSEL和De-Emphasis值。

编程与测试

可选串行总线控制

DS90UR907Q-Q1可通过与I2C协议兼容的串行控制总线进行配置。默认情况下，I2C寄存器reg_0x00'h设置为00'h，所有配置由控制/跳线引脚完成。向reg_0x00'h写入01'h可启用寄存器配置，此时会覆盖控制/跳线引脚的设置。多个设备可以共享串行控制总线，因为支持多个地址。

内置自测试（BIST）

可选的全速内置自测试（BIST）功能可用于测试高速串行链路，在原型阶段、设备生产、系统内测试和系统诊断中非常有用。在BIST模式下，只需输入时钟和对DS90UR907Q及解串器的BISTEN输入引脚进行控制。DS90UR907Q输出测试模式（PRBS7）并驱动链路，解串器检测PRBS7模式并监控错误。PASS输出引脚会根据检测结果进行切换，高电平表示无错误，低电平表示检测到一个或多个错误。测试持续时间由施加到解串器BISTEN引脚的脉冲宽度控制。

电源与布局建议

电源供应

VDD（ $V{DDn}$ 和 $V{DDIO}$ ）电源斜坡应在1.5 ms内单调上升。如果上升时间较慢，需要在PDB引脚添加电容，确保PDB信号在所有VDD达到推荐工作电压后到达。当PDB引脚连接到VDDIO时，建议使用10 kΩ上拉电阻和大于10 μF的电容接地来延迟PDB输入信号。在所有电源电压达到稳态值之前，不要驱动任何输入。

布局设计

• PCB布局与电源系统：为LVDS设备设计电路板布局和堆叠，提供低噪声电源。使用薄电介质（2 - 4 mils）的电源/接地夹层，可提高电源系统性能，降低电感寄生效应。建议使用表面贴装电容，多个电容时，小值电容应靠近引脚放置。在电源入口处使用大的大容量电容（50 - 100 μF），以平滑低频开关噪声。
• LVDS互连：使用100 Ω耦合差分对，遵循S/2S/3S规则进行间距设置。尽量减少过孔数量，在高于500 Mbps的线路速度下使用差分连接器，保持走线平衡，最小化对内偏斜，并在TX输出和RX输入附近进行终端匹配。

总结

DS90UR907Q-Q1转换器凭借其丰富的特性、良好的兼容性和高效的性能，为汽车显示等应用提供了可靠的解决方案。在设计过程中，我们需要充分考虑其上电要求、传输介质、编程测试以及电源布局等方面的要点，以确保系统的稳定性和可靠性。希望通过本文的介绍，能帮助各位工程师更好地理解和应用这款器件，在实际设计中发挥出其最大的优势。

各位工程师在使用DS90UR907Q-Q1的过程中，是否遇到过一些独特的问题或者有一些特别的设计经验呢？欢迎在评论区分享交流！