0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI4接口协议的基础知识

FPGA技术驿站 来源:CSDN博客 作者:CSDN博客 2020-09-23 11:20 次阅读

AXI-4 Memory Mapped也被称之为AXI-4 Full,它是AXI4接口协议的基础,其他AXI4接口是该接口的变形。总体而言,AXI-4 Memory Mapped由五个通道构成,如下图所示:写地址通道、写数据通道、写响应通道、读地址通道和读数据通道。

上图中的箭头方向表明了信号的流向(主到从或从到主)。例如:对于写通道,主设备把数据发送给从设备,同时从设备给主设备发送响应信号,表明数据交易的完成。对于读通道,从设备根据主设备提供的地址信息把数据发送给主设备。

每个通道都有自己的VALID/READY握手信号对,如下图所示。只有当握手信号同时有效时,该通道其他信号才有效。

写地址通道

对于写地址通道,这里主要介绍以下几个信号,如下图所示。写地址通道的信号名称均以AW开头。从图中可以看到除AWREADY之外,其余信号均由主设备产生传递给从设备。AWADDR为写数据第一个Byte的地址,从设备会根据此值计算后续Byte地址。AWLEN+1即为突发长度,表明了发送数据的个数(不是Byte数)。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口协议
    +关注

    关注

    5

    文章

    38

    浏览量

    18394
  • AXI4
    +关注

    关注

    0

    文章

    18

    浏览量

    8836

原文标题:深入理解AXI-4 Memory Mapped 接口协议

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何使用AXI VIP在AXI4(Full)主接口中执行验证和查找错误

    AXI 基础第 2 讲 一文中,曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中,我们将来了解下如何使用它在
    发表于 07-08 09:31 2084次阅读

    AXI接口协议详解

    AXI 总线上面介绍了AMBA总线中的两种,下面看下我们的主角—AXI,在ZYNQ中有支持三种AXI总线,拥有三种AXI接口,当然用的都是
    发表于 04-08 10:45

    看看在SpinalHDL中AXI4总线互联IP的设计

    无论是做SOC设计还是FPGA设计,AXI4总线是经常提及的。关于AXI4总线关于什么是AXI4总线的定义,网络上相关的文章不胜枚举,也是无论是做FPGA还是ASIC都是必须要了解和掌握的知识
    发表于 08-02 14:28

    AXI接口协议详解

    分别为:  AXI4:(For high-performance memory-mappedrequirements.)主要面向高性能地址映射通信的需求,是面向地址映射的接口,允许最大256轮的数据
    发表于 10-14 15:31

    ARM CoreLink AXI4至AHB Lite XHB-400桥接技术参考手册

    XHB将AXI4协议转换为AHB-Lite协议,并具有AXI4接口和AHB-Lite主接口。有
    发表于 08-02 06:51

    SoC Designer AXI4协议包的用户指南

    这是SoC Designer AXI4协议包的用户指南。该协议包包含SoC Designer组件、探针和ARM AXI4协议的事务端口
    发表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4接口一起使用™, AXI4 Lite™, 或AXI
    发表于 08-10 06:39

    一文详解ZYNQ中的DMA与AXI4总线

    在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在
    的头像 发表于 09-24 09:50 4403次阅读
    一文详解ZYNQ中的DMA与<b class='flag-5'>AXI4</b>总线

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。 本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。首先,我们将从一些通俗
    的头像 发表于 09-27 11:06 5951次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI4</b>的相关<b class='flag-5'>基础知识</b>

    ZYNQ中DMA与AXI4总线

    接口的构架 在ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,
    的头像 发表于 11-02 11:27 3936次阅读
    ZYNQ中DMA与<b class='flag-5'>AXI4</b>总线

    AXI3与AXI4写响应的依赖区别​

    上面两图的区别是相比AXI3,AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
    的头像 发表于 03-30 09:59 720次阅读

    AXI4协议五个不同通道的握手机制

    AXI4 协议定义了五个不同的通道,如 AXI 通道中所述。所有这些通道共享基于 VALID 和 READY 信号的相同握手机制
    的头像 发表于 05-08 11:37 802次阅读
    <b class='flag-5'>AXI4</b><b class='flag-5'>协议</b>五个不同通道的握手机制

    FPGA AXI4协议学习笔记(二)

    上文FPGA IP之AXI4协议1_协议构架对协议框架进行了说明,本文对AXI4接口的信号进行说
    的头像 发表于 05-24 15:05 902次阅读
    FPGA <b class='flag-5'>AXI4</b><b class='flag-5'>协议</b>学习笔记(二)

    FPGA AXI4协议学习笔记(三)

    上文FPGA IP之AXI4协议1_信号说明把AXI协议5个通道的接口信息做了说明,本文对上文说的信号进行详细说明。
    的头像 发表于 05-24 15:06 718次阅读
    FPGA <b class='flag-5'>AXI4</b><b class='flag-5'>协议</b>学习笔记(三)

    漫谈AMBA总线-AXI4协议的基本介绍

    本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解,是因为这个协议在SoC、IC设计中应用比较广泛。
    发表于 01-17 12:21 378次阅读
    漫谈AMBA总线-<b class='flag-5'>AXI4</b><b class='flag-5'>协议</b>的基本介绍