ADC12SJ1600-Q1 汽车、1通道、12位、1.6GSPS ADC技术手册

ADC12xJ1600-Q1 是一系列四通道、双通道和单通道、12 位、1.6GSPS 模数转换器 （ADC）。低功耗、高采样率和 12 位分辨率使 ADC12xJ1600-Q1 适用于光检测和测距 （LiDAR） 系统。ADC12xJ1600-Q1 符合汽车应用标准。

6GHz 的全功率输入带宽 （-3dB） 为调频连续波 （FMCW） LiDAR 系统提供平坦的频率响应，并为基于脉冲的系统提供窄脉冲响应。全功率输入带宽还支持对 L 波段和 S 波段进行直接射频采样。
*附件：adc12sj1600-q1.pdf

包括许多时钟功能以放宽系统硬件要求，例如带有集成压控振荡器 （VCO） 的内部锁相环 （PLL） 以生成采样时钟。提供四个时钟输出，用于对FPGA或ASIC的逻辑和SerDes进行时钟处理。为脉冲系统提供时间戳输入和输出。

JESD204C串行接口通过减少印刷电路板 （PCB） 布线量来减小系统尺寸。接口模式支持 2 至 8 通道（双通道和四通道设备）或 1 至 4 通道（用于单通道设备），SerDes 波特率高达 17.16Gbps，可为每个应用提供最佳配置。

特性

• 符合 AEC-Q100 标准，适用于汽车应用：
  • 温度等级 1：–40°C 至 +125°C，TA
• ADC内核：
  • 分辨率：12位
  • 最大采样率：1.6GSPS
  • 非交错架构
  • 内部抖动可减少高阶谐波
• 性能规格 （–1dBFS）：
  • 信噪比 （100MHz）：57.4dBFS
  • ENOB （100MHz）：9.1 位
  • SFDR （100MHz）：64dBc
  • 本底噪声 （–20dBFS）：–147dBFS
• 满量程输入电压：800mVPP-DIFF
• 全功率输入带宽：6GHz
• JESD204C 串行数据接口：
  • 支持 2 至 8 个（四通道/双通道）或 1 至 4 个（单通道）总 SerDes 通道
  • 最特率：17.16Gbps
  • 64B/66B 和 8B/10B 编码模式
  • 子类 1 对确定性延迟的支持
  • 与JESD204B接收器兼容
• 可选的内部采样时钟生成
  • 内部PLL和VCO （7.2–8.2GHz）
• SYSREF 窗口简化同步
• 四个时钟输出简化了系统时钟
  • FPGA或相邻ADC的参考时钟
  • SerDes 收发器的参考时钟
• 脉冲系统的时间戳输入和输出
• 功耗（1GSPS）：
  • 四通道：477mW/通道
  • 双通道：700mW/通道
  • 单通道：1000mW
• 电源：1.1V、1.9V

参数

方框图

ADC12xJ1600-Q1 是德州仪器推出的面向汽车应用的高速模数转换器（ADC）系列，包含四通道（ADC12QJ1600-Q1）、双通道（ADC12DJ1600-Q1）和单通道（ADC12SJ1600-Q1）版本，核心优势为高采样率、宽输入带宽及低功耗，通过 AEC-Q100 1 级认证，适配严苛车载环境。

核心参数与特性

1. 基础性能：分辨率 12 位，最高采样率 1.6GSPS，非交错架构；100MHz 输入时 SNR 达 57.4dBFS、ENOB 为 9.1 位、SFDR 为 64dBc，噪声基底低至 - 147dBFS。
2. 信号输入：全功率输入带宽 6GHz，支持直接射频采样 L 波段和 S 波段；差分满量程输入电压 800mVPP-DIFF，可通过 FS_RANGE 寄存器调整（480-1040mVPP），输入共模电压自偏置至 0.3V。
3. 接口特性：搭载 JESD204C 串行接口，支持 2-8 路 SerDes 通道（四 / 双通道）或 1-4 路（单通道），最高波特率 17.16Gbps，兼容 8B/10B 和 64B/66B 编码及 JESD204B 接收器。
4. 时钟与同步：内置 PLL 和 VCO（7.2-8.2GHz），支持 SYSREF Windowing 简化同步；提供四路时钟输出，支持时间戳输入 / 输出，满足脉冲系统需求。
5. 功耗与环境：1GSPS 时四通道每通道功耗 477mW，单通道 1000mW；供电电压 1.1V 和 1.9V，工作温度范围 - 40°C 至 + 125°C。

核心功能模块

• 模拟输入：差分输入设计，内置 50Ω 终端电阻，支持 AC/DC 耦合，具备输入过压保护，可通过寄存器调整偏移电压和增益。
• 校准机制：支持前景校准和背景校准，背景校准可无中断切换 ADC 核心，低功耗背景校准（LPBG）模式平衡功耗与性能；提供偏移、增益和输入终端电阻微调功能。
• 时钟系统：支持差分或单端时钟输入，PLL 可生成采样时钟，支持 SYSREF 信号捕获实现确定性延迟，时钟抖动影响 SNR 性能，建议使用低抖动时钟源。
• 数据传输：JESD204C 接口支持子类 1 确定性延迟，序列化输出减少 PCB 布线；支持 CRC-12 错误检测和 FEC 前向纠错，提升数据传输可靠性。
• 测试与诊断：提供 PRBS、时钟图案、斜坡等多种测试模式；内置过范围检测、温度监测二极管，支持闹钟中断功能，可监测 PLL 锁定、链路状态等故障。

功能模式

1. 功耗模式：支持低功耗模式（≤1GSPS）和高性能模式，可通过寄存器配置切换，低功耗模式需权衡性能与功耗。
2. JESD204C 模式：16 种预设 JMODE，涵盖不同编码方式（8B/10B、64B/66B）、 lanes 数量及采样格式，适配不同传输需求。
3. 校准模式：前景校准需暂停采样，背景校准可连续工作，LPBG 模式通过休眠 spare ADC 核心降低功耗。
4. 测试模式：包含 PRBS、时钟图案、斜坡、K28.5 等多种测试模式，便于系统调试与表征。

应用场景

专为激光雷达（LiDAR）系统优化，适用于调频连续波（FMCW）和脉冲式 LiDAR，也可用于需要高频信号采集的车载及工业场景，如汽车自动驾驶感知、高频信号处理设备等。

设计要点

1. 供电设计：模拟电源与数字电源分开供电，关键电源引脚就近放置去耦电容，降低噪声耦合；支持电源序列控制，避免供电冲突。
2. 布局规范：模拟信号与时钟轨迹需短且匹配，采用差分布线；隔离区域爬电距离和电气间隙≥8mm，参考电压引脚需合理布局旁路电容。
3. 初始化配置：上电后需通过硬件或软件复位加载默认配置，校准过程约需 200,000 个时钟周期，可通过 SPI 接口配置寄存器参数。
4. 寄存器配置：核心寄存器涵盖时钟控制、校准配置、JESD204C 模式、功耗控制等，支持流式读写和地址自动递增 / 递减。