Intel 10nm工艺难产或将再等一年
科再奇的离职给Intel后续的发展带来了不确定因素，但究其根本还是市场竞争越来越激烈。
据美国媒体报道称，不少投资人士还有行业专家都不看好最近Intel的股票，因为他们在跟AMD和NVIDIA的竞争上，表现的并不是那么强势，当然还有公司一大堆不是很稳定的发展战略。
除了CEO突然离职外，Intel在处理器制造工艺上，相比竞争对手也是落后不少，其目前的难点在于，10nm工艺难产。
之前Intel宣布， 2019 年底10nm工艺都不会量产，这意味着 2020 年之前英特尔的处理器还都是14nm工艺。
如果继续14nm工艺的话，那么Intel从服务器芯片到桌面芯片再到移动芯片、超低功耗芯片，都会继续这个工艺，而10nm工艺至少还要再等一年。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
intel
+关注
关注
19文章
3510浏览量
191629 -
10nm
+关注
关注
1文章
164浏览量
30555
原文标题：Intel 不被看好 内部问题多，10nm工艺难产
文章出处：【微信号：TechSugar，微信公众号：TechSugar】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
TNC插头和BNC插头在户外挂测一年的对比：谁的触点氧化更严重？
（Dosin） 通过使用精拔黄铜底材、30u" 厚金镀层以及 IP68 级密封工艺，确保了 TNC 插头在极端盐雾与温差环境下，一年后的电学性能依然保持稳定，是户外基
芯片制造中的硅片表面细抛光与最终抛光加工工艺介绍
硅片表面细抛光作为实现超精密加工的关键工序，其核心在于通过精准调控抛光布材质、抛光液成分及工艺参数，在5-8μm的加工量范围内实现局部平整度≤10nm、表面粗糙度≤0.2nm的极致控制，同时进
芯片制造中硅片的表面抛光加工工艺介绍
硅片表面抛光作为半导体制造中实现超光滑、无损伤表面的核心工艺，其核心目标在于通过系统性化学机械抛光（CMP）去除前道工序残留的微缺陷、应力损伤层及金属离子污染，最终获得满足先进IC器件要求的局部平整度≤10nm、表面粗糙度≤0.2nm
脉锐光电980nm波段ASE宽带光源产品介绍
脉锐光电的980nm ASE宽带光源基于稀土掺杂光纤的自发辐射放大机制，在980nm中心波长处实现光谱宽度约10nm、输出功率达10mW的稳定输出。该光源兼具较高功率、优异的光谱平滑度
一年5轮融资，剑指10万台量产，灵心巧手商业化加速
引人注目的是，这家成立仅两年多的企业明确提出，计划2026年交付5万—10万台灵巧手。 此次A++轮融资并非灵心巧手在2025年的首次资本亮相。据企查查信息显示，在此之前，公司已在
0.2nm工艺节点的背后需要“背面供电”支撑
电子发烧友网报道（文/梁浩斌）半导体制程在近几年摩尔定律失效的声音中依然高歌猛进，最近韩国半导体工程师学会ISE在2026半导体技术路线图中，预测了未来15年的半导体工艺演进路径，表示2040年
上市不足一年，这款AI硬件销量破亿，集成自研7nm NPU
电子发烧友网综合报道 近日，网易有道传来喜讯，旗下AI原生硬件“有道AI答疑笔”在上市不足一年的时间里，销售额成功突破1亿元大关。 有道AI答疑笔于2025年2月正式发布，专为学生群体打造，提供
【「AI芯片：科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术
。
叉行片：连接并集成两个晶体管NFET和PFET，它们之间同时被放置一层不到10nm的绝缘膜，放置缺陷的发生。
CFET：属于下一代晶体管结构，采用3D堆叠式GAAFET，面积可缩小至原来的50
发表于 09-15 14:50
【「AI芯片：科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话
还放置一层不到10nm的绝缘膜，以防止缺陷的出现。比利时微电子研究中心曾预计叉形片将在2028年得到采用，当然也可能会直接跳跃到CFET技术。
CFET是先在叉形片上将NFET和PFET的两个晶体管按
发表于 09-06 10:37
10CX150YF672E5G现场可编程门阵列（FPGA）芯片
10CX150YF672E5G 是Intel（原 Altera）推出的 Cyclone® 10 GX 系列高性能、低功耗 FPGA 芯片，选用 20nm
发表于 08-21 09:15
三星代工大变革：2nm全力冲刺，1.4nm量产延迟至2029年
在全球半导体代工领域的激烈竞争中，三星电子的战略动向一直备受瞩目。近期，有消息传出，三星代工业务在制程技术推进方面做出重大调整，原本计划于2027年量产的1.4nm制程工艺，
下一代高速芯片晶体管解制造问题解决了！
提高了器件的性能。据IMEC的研究，叉片晶体管相比纳米片晶体管可以实现约10%的性能提升。
叉片晶体管被认为是未来1nm及以下技术节点的有力候选架构。它能够将纳米片晶体管的可微缩性进一
发表于 06-20 10:40
无结场效应晶体管器件结构与工艺
现有的晶体管都是基于 PN 结或肖特基势垒结而构建的。在未来的几年里，随着CMOS制造技术的进步，器件的沟道长度将小于 10nm。在这么短的距离内，为使器件能够工作，将采用非常高的掺杂
LPDDR5X更轻薄了！明年旗舰机型或将采用
电子发烧友网综合报道，近日美光（Micron）宣布，正在交付全球首款基于1γ工艺的LPDDR5X内存样品。该产品采用第六代10nm级别1γ（1-gamma）DRAM，速率达到10.7Gbps，可节省
Intel-Altera FPGA：通信行业的加速引擎，开启高速互联新时代
、机器人等高增长领域。性能突破：如Agilex系列集成PCIe Gen5、CXL技术，提供高带宽、低延迟的互联能力。能效优化：通过先进制程（如10nm SuperFin）和架构创新，降低功耗并提升集成度
发表于 04-25 10:19
评论