FPGA开发板—璞致 Kintex-7 系列核心板PZ-K7325T/PZ-K7410T 使用说明 XILINX核心板简介

​
第一章********核心板简介

[]()1.1产品简介

PZ-K7325T/PZ-K7410T 核心板采用 XILINX 公司 Kintex-7 系列的 XC7K325T-2FFG900I/XC7K410T-2FFG900I 作为主控制器，核心板采用 4 个 0.6mm 间距 120P 镀金连接器与母板连接，核心板四个脚放置了 4 个 3.5mm 固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈震 动的环境下稳定运行。

[]()1.2********产品规格

PZ-K7325T/PZ-K7410T********工业级核心板规格
主控制器
逻辑单元（logic cells）
触发器（Flip-Flops）
Slices
DSP Slices
Block RAM
DDR3/DD3L
QSPI FLASH
启动方式
千兆以太网
用户LED
IO 数量
GTX 接口数量
工作电压/最大电流
工作温度
核心板尺寸、工艺
与底板扣接高度

[]()1.3********产品外观

如下图标注了各个主要电子元器件在核心板的位置，方便用户 查看识别。

​编辑

[]()1.4********产品尺寸

核心板尺寸为 83.8x64.8mm，核心板通过背面的 4 颗 0.6mm/120P 镀金高速连接器与底板连接，合高 3mm。如下图是核心板的尺寸标注。

​编辑

[]()[]()第二章********核心板使用说明

[]()2.1********核心板供电

核心板供电电压是 5V，在核心板的四个角都留有电源输入管脚，

电源管脚在模块内部已做了连通，此设计是为了方便底板的电源接入， 设计时只需要连接一个角上的电源管脚，核心板即可工作。电源连接 需用铜皮连接且打足够的过孔保证电源通流能力。核心板上的所有 GND 信号都需要连接到底板上，每个 GND 通过两个过孔与底板连接以 确保通流能力。核心板的极限电流在 5V/3A，所以外部供电需要考虑 极限电流情况以保证核心板工作稳定。

给模组供电的电源输出电压需要稳定，在模组电源输入加一级 DCDC 电源转换，从高电压转到 5V，DCDC 电流输出能力可以选 5A 左 右，如电源芯片 MP2482 可以参考。在模组电源输入处需至少放置 2 颗 220uF/10V 电容保证电源质量。

​编辑

[]()2.2********核心板时钟

核心板上放置了两颗有源差分晶振，200M 时钟为逻辑侧提供差 分时钟，125M 为 GTX 接口提供差分时钟。如下图，200M 差分时钟接 入 BANK33 的 13P/13N 管脚，对应的管脚位置为AG10/AH10,125M 时钟 做了 buf 转换成两路分别给到BANK116/117 的 N8/N7、J8/J7 位置。

IO_13P_MRCC_33(AG10)

CLK_200Mhz

IO_13N_MRCC_33(AH10)

MGT_116_CLK1_P(N8)

MGT_116_CLK1_N(N7) CLK_BUF

MGT_117_CLK1_P(J8)

MGT_117_CLK1_N(J7)

[]()2.3********核心板复位

核心板预留了一个复位按键，用于调试使用，此复位按键采用 RC 电路，复位并不充分，只作为调试使用，按键与 FPGA 的 BANK14 连接， 对应管脚为 IO_12P_MRCC_14(T26)。实际产品需要加复位电路，可以 在底板上采用专用复位芯片，如 MAX811，或者其他复位时间更长的芯 片。

​编辑

[]()2.4********核心板启动方式

核心板支持两种启动模式，分别是 JTAG、QSPI Flash。默认为 QSPI Flash 启动。

[]()2.5********网口连接

核心板上放置了一颗千兆以太网芯片,以太网芯片与 FPGA 芯片 之间通过 RGMII 接口互联，连接对应管脚见下表，以太网对外连接只 需要一个带变压器的 RJ45 即可使用，芯片地址 PHY_AD[2:0]=001， 连接原理图可参考下图。

注意：产品电路需要在网口信号线和LED上加静电防护，0.1uF电容选用耐压2KV或者3KV。

RMGII 信号	管脚名称	管脚位置
TX_CLK	IO_13N_MRCC_14	U28
TXD0	IO_14P_MRCC_14	T25
TXD1	IO_14N_MRCC_14	U25
TXD2	IO_15P_14	U29

TXD3	IO_15N_14	U30
TX_EN	IO_16P_14	V26
RX_CLK	IO_13P_MRCC_14	U27
RXD0	IO_16N_14	V27
RXD1	IO_17P_14	V29
RXD2	IO_17N_14	V30
RXD3	IO_18P_14	V25
RX_CTL	IO_18N_14	W26
PHY_nRST（默认上电复位）	IO_20P_14	W23
MDC	IO_19P_14	V19
MDIO	IO_19N_14	V20

​编辑

[]()2.6QSPIFLASH

板载 32MB 的 QSPI FLASH，型号为MX25L25645GM2I-08G，用于存 储启动文件。

QSPIFLASH引脚	管脚名称	管脚位置
DATA0	IO_1P_14	P24
DATA1	IO_1N_14	R25
DATA2	IO_2P_14	R20
DATA3	IO_2N_14	R21
QSPI_CS	IO_6P_14	U19
QSPI_CLK	CCLK_0	B10

[]()2.7板载LED

为方便调试，核心板上放置了五颗 LED，LED 的管脚位置如下表， 当管脚输出高电平时 LED 点亮，低电平 LED 灭。

序号	管脚名称	管脚位置
LED1	IO_23P_14	U24
LED2	IO_23N_14	V24
LED3	IO_24P_14	W21
LED4	IO_24N_14	W22
LED5	IO_25_14	W19

[]()2.8BANK接口电平选择

核心板上对外的 BANK 分别为 BANK12/13/14/15/32/33/34,这些

​编辑

BANK 的 IO 均可独立支持 1.8V/2.5V/3.3V 三种电平可调，BANK 默认 电平为 3.3V。如果需要更换电平，只需要更换对应位置电阻即可实现 调整,核心板上都有标注 BANK 电平调节电阻位置，如下图所示。

​编辑

[]()2.9DDR3********管脚连接

PS 侧配置了四颗工业级 DDR3L 芯片，单颗容量 512MB，四颗共计 容量为 2GB,型号为 MT41K256M16TW-107IT:P，DDR3L 管脚分配参见下 表。

DDR3L********引脚	管脚名称	管脚位置
DDR3_D0	IO-L4N-32	AG14
DDR3_D1	IO-L5P-32	AH17
DDR3_D2	IO-L1N-32	AK15
DDR3_D3	IO-L4P-32	AF15
DDR3_D4	IO-L1P-32	AK16
DDR3_D5	IO-L6P-32	AE16
DDR3_D6	IO-L2N-32	AH15
DDR3_D7	IO-L5N-32	AJ17
DDR3_DM0	IO-L2P-32	AG15

DDR3_DQS_P0	IO-L3P-32	AH16
DDR3_DQS_N0	IO-L3N-32	AJ16
DDR3_D8	IO-L8N-32	AH19
DDR3_D9	IO-L7N-32	AK19
DDR3_D10	IO-L10P-32	AD19
DDR3_D11	IO-L10N-32	AE19
DDR3_D12	IO-L11P-32	AF18
DDR3_D13	IO-L12N-32	AG17
DDR3_D14	IO-L8P-32	AG19
DDR3_D15	IO-L11N-32	AG18
DDR3_DM1	IO-L12P-32	AF17
DDR3_DQS_P1	IO-L9P-32	AJ18
DDR3_DQS_N1	IO-L9N-32	AK18
DDR3_D16	IO-L17N-32	AC19
DDR3_D17	IO-L18P-32	AB17
DDR3_D18	IO-L18N-32	AC17
DDR3_D19	IO-L16P-32	AA18
DDR3_D20	IO-L14P-32	AD17
DDR3_D21	IO-L16N-32	AB18
DDR3_D22	IO-L13N-32	AE18
DDR3_D23	IO-L17P-32	AB19
DDR3_DM2	IO-L14N-32	AD16
DDR3_DQS_P2	IO-L15P-32	Y19
DDR3_DQS_N2	IO-L15N-32	Y18
DDR3_D24	IO-L20N-32	AB15
DDR3_D25	IO-L23P-32	AA17
DDR3_D26	IO-L24N-32	Y15
DDR3_D27	IO-L19P-32	AE15
DDR3_D28	IO-L20P-32	AA15
DDR3_D29	IO-L22N-32	AD14
DDR3_D30	IO-L24P-32	Y16
DDR3_D31	IO-L22P-32	AC14
DDR3_DM3	IO-L23N-32	AA16
DDR3_DQS_P3	IO-L21P-32	AC16
DDR3_DQS_N3	IO-L21N-32	AC15
DDR3_D32	IO-L6P-34	AC7
DDR3_D33	IO-L1P-34	AD4
DDR3_D34	IO-L4N-34	AC4
DDR3_D35	IO-L5N-34	AE6
DDR3_D36	IO-L4P-34	AC5
DDR3_D37	IO-L5P-34	AD6
DDR3_D38	IO-L2N-34	AC1

DDR3_D39	IO-L1N-34	AD3
DDR3_DM4	IO-L2P-34	AC2
DDR3_DQS_P4	IO-L3P-34	AD2
DDR3_DQS_N4	IO-L3N-34	AD1
DDR3_D40	IO-L7N-34	AF2
DDR3_D41	IO-L7P-34	AF3
DDR3_D42	IO-L11N-34	AF5
DDR3_D43	IO-L8P-34	AE1
DDR3_D44	IO-L11P-34	AE5
DDR3_D45	IO-L10N-34	AE3
DDR3_D46	IO-L12P-34	AF6
DDR3_D47	IO-L10P-34	AE4
DDR3_DM5	IO-L8N-34	AF1
DDR3_DQS_P5	IO-L9P-34	AG4
DDR3_DQS_N5	IO-L9N-34	AG3
DDR3_D48	IO-L16P-34	AH2
DDR3_D49	IO-L13N-34	AJ4
DDR3_D50	IO-L16N-34	AJ2
DDR3_D51	IO-L13P-34	AH4
DDR3_D52	IO-L17N-34	AK1
DDR3_D53	IO-L14P-34	AH6
DDR3_D54	IO-L17P-34	AJ1
DDR3_D55	IO-L18P-34	AJ3
DDR3_DM6	IO-L14N-34	AH5
DDR3_DQS_P6	IO-L15P-34	AG2
DDR3_DQS_N6	IO-L15N-34	AH1
DDR3_D56	IO-L23N-34	AK8
DDR3_D57	IO-L22N-34	AK6
DDR3_D58	IO-L23P-34	AJ8
DDR3_D59	IO-L24N-34	AK4
DDR3_D60	IO-L20P-34	AF7
DDR3_D61	IO-L24P-34	AK5
DDR3_D62	IO-L19P-34	AF8
DDR3_D63	IO-L22P-34	AJ6
DDR3_DM7	IO-L20N-34	AG7
DDR3_DQS_P7	IO-L21P-34	AH7
DDR3_DQS_N7	IO-L21N-34	AJ7
DDR3_A0	IO-L18P-33	AH11
DDR3_A1	IO-L21P-33	AH14
DDR3_A2	IO-L7N-33	AC10
DDR3_A3	IO-L10N-33	AE9
DDR3_A4	IO-L15N-33	AK9

DDR3_A5	IO-L8N-33	AE8
DDR3_A6	IO-L19P-33	AE13
DDR3_A7	IO-L10P-33	AD9
DDR3_A8	IO-L23P-33	AF12
DDR3_A9	IO-L9P-33	AC12
DDR3_A10	IO-L18N-33	AJ11
DDR3_A11	IO-L20N-33	AK13
DDR3_A12	IO-L14P-33	AE10
DDR3_A13	IO-L7P-33	AB10
DDR3_A14	IO-L22N-33	AJ12
DDR3_BA0	IO-L22P-33	AJ13
DDR3_BA1	IO-L21N-33	AJ14
DDR3_BA2	IO-L9N-33	AC11
DDR3_CS	IO-L16P-33	AG9
DDR3_RAS	IO-L14N-33	AF10
DDR3_CAS	IO-L17P-33	AK11
DDR3_WE	IO-L16N-33	AH9
DDR3_ODT	IO-L20P-33	AK14
DDR3_RESET	IO-L8P-33	AD8
DDR3_CLK_P	IO-L12P-33	AD12
DDR3_CLK_N	IO-L12N-33	AD11
DDR3_CKE	IO-L17N-33	AK10

[]()[]()第三章********底板设计注意事项

[]()3.1电源部分PCB********设计

电源输入需要铺铜皮连接，打足够的过孔保证通电流能力，但电 源电压较高，干扰较大，在保证通流的条件下不要让这个铜皮更大， 以免干扰其他信号。地管脚需要连接到地平面上，且一个地管脚需要 打两个过孔，保证通流和充分连接。

​编辑

[]()3.2********高速接口布局走线

1）千兆以太网：

与 RJ45 端连接的信号需要保持等长，RGMII 接口的 TX 部分与 RX 部分需要单独保持等长。

2）HDMI 接口

HDMI 接口信号需要走差分，且差分之间需保持等长控制。

3. 其他高速接口

依据接口规范控制。

[]()3.3LVDS信号

模组的 BANK 电平可以在 1.8V/2.5V/3.3V 三种电平之间选择，默 认为 3.3V 电平，如果需要工作在 LVDS 模式下，需要把接口电平调整 为 1.8V 或者2.5V。同时底板的 LVDS 信号走线需做差分/阻抗控制处 理，并且差分之间保持等长。

[]()3.4GTX信号走线

GTX 走线需要考虑的问题比较多，对于有疑问的用户可以联系客 服接入技术支持。

[]()3.5********产品防护

对于产品设计，需要在各类接口加上防护电路。需按防护等级需 求进行设计。

[]()[]()第四章********核心板管脚与信号等长

[]()4.1********核心板管脚定义

PZ-K7325T/PZ-K7410T 核心板管脚定义我们单独提供了说明文 档。详细的管脚定义参见文件夹《PZ-K7325T-410T 核心板管脚与等 长》。

[]()4.2********信号等长

为方便用户设计底板以及信号走高速，我们严格做个等长走线， 并且我们提供了J1-J4 连接器上的走线长度数据，方便用户协同底板 设计。详细数据表格参见文件夹《PZ-K7325T-410T 核心板管脚与等 长》。

​审核编辑 黄宇