‌CDCM1802时钟缓冲器技术文档总结

CDCM1802时钟驱动器将一对差分时钟输入分配给一个LVPECL差分时钟输出对Y0和Y0，以及一个单端LVCMOS输出Y1。它专为驱动 50 Ω输电线路而设计。LVCMOS 输出在 PECL 输出级上延迟 1.6 ns，以最大限度地减少信号转换期间的噪声影响。
*附件：cdcm1802.pdf

CDCM1802有两个控制引脚，S0和S1，用于选择不同的输出模式设置。S[1：0] 引脚是 3 电平输入。此外，还提供了一个使能引脚EN，用于同时禁用或使能所有输出。该CDCM1802的表征是工作温度范围为−40°C至85°C。

对于单端驱动器应用，CDCM1802提供了一个VBB输出引脚，可以直接连接到未使用的输入，作为共模基准电压源。

特性

• 将一个差分时钟输入分配到一个LVPECL差分时钟输出和一个LVCMOS单端输出
• 用于LVPECL和LVCMOS输出的可编程输出分压器
• LVCMOS 和 LVPECL 转换之间的 1.6 ns 输出偏移，将噪声降至最低
• 3.3V 电源（2.5V 功能）
• 高达 800 MHz LVPECL 和
  200 MHz LVCMOS 的信号速率
• 宽共模范围的差分输入级还为单端输入信号提供VBB偏置电压输出
• 接收器输入阈值 ±75 mV
• 16引脚VQFN封装（3.00 mm×3.00 mm）

参数

‌1. 产品概述‌
CDCM1802是德州仪器（TI）推出的高性能时钟缓冲器，具有可编程分频功能，支持LVPECL差分输出和LVCMOS单端输出。主要特点包括：

• 输入频率范围：LVPECL输出最高800MHz，LVCMOS输出最高200MHz
• 3.3V电源供电（最低2.5V可工作）
• 16引脚VQFN封装（3mm×3mm）
• 提供VBB偏置电压输出，支持单端输入应用

‌2. 核心功能‌

• ‌双输出架构‌：
  • 1路LVPECL差分输出（Y0/Y0）
  • 1路LVCMOS单端输出（Y1）
  • LVCMOS输出默认延迟1.6ns以减少开关噪声
• ‌可编程分频‌：通过S0/S1控制引脚可选择分频比（1/2/4/8）
• ‌三态控制‌：EN引脚可全局禁用输出（高阻态）

‌3. 关键参数‌

• ‌电气特性‌：
  • LVPECL输出摆幅：500-1300mV（差分）
  • LVCMOS输出驱动能力：±12mA@3V
  • 电源电流：全负载时典型值100mA
• ‌时序特性‌：
  • LVPECL输出抖动：0.15ps RMS（12kHz-20MHz带宽）
  • 传播延迟：≤600ps（LVPECL输入到输出）

‌4. 典型应用‌

• 网络通信设备时钟分配
• 医疗成像设备
• 高端音视频系统
• 便携式测试仪器

‌5. 设计要点‌

• ‌布局建议‌：
  • 采用4层PCB板，推荐每个电源引脚配置0.1μF去耦电容
  • 热设计需通过4个热过孔（直径≥0.5mm）连接散热焊盘
• ‌输入配置‌：
  • 差分输入建议100Ω端接电阻
  • 单端输入时需连接VBB至未使用的互补输入端

‌6. 控制逻辑‌
通过S0/S1/EN引脚的三电平（0/VDD/2/VDD）组合实现9种工作模式，包括：

• 分频模式（如LVCMOS÷4 + LVPECL÷1）
• 独立输出使能/禁用

‌7. 文档结构‌
完整数据手册包含：

• 引脚功能定义（含VBB偏置电压说明）
• 绝对最大额定值与推荐工作条件
• 时序波形图与测试电路
• 热阻参数与封装信息

该器件适用于需要低抖动时钟分配的高可靠性系统，其灵活的配置能力可适配多种高速数字设计需求。