‌CDCLVD2108 双路1:8低附加抖动LVDS缓冲器技术文档摘要

CDCLVD2108时钟缓冲器将两个时钟输入（IN0、IN1）分配给总共16对差分LVDS时钟输出（OUT0、OUT15）。每个缓冲模块由一个输入和 8 个 LVDS 输出组成。输入可以是LVDS、LVPECL或LVCMOS。

该CDCLVD2108专为驱动 50 条输电线路而设计。在单端模式下驱动输入的情况下，适当的偏置电压 （V AC_REF ）应用于未使用的负输入引脚。
*附件：cdclvd2108.pdf

使用控制引脚 （EN） 输出可以禁用或启用。如果EN引脚保持打开状态，则所有输出均处于活动状态，如果切换到逻辑“0”，则所有输出均被禁用（静态逻辑0），如果切换到逻辑“1”，则OUT（8..15）关闭，OUT（0..7）处于活动状态。该部件支持故障安全功能。它包含输入迟滞，可防止在没有输入信号的情况下输出随机振荡。

该器件在2.5V电源环境中工作，特性为–40°C至85°C（环境温度）。该CDCLVD2108采用小型48引脚、7mm×7mm QFN封装。

特性

• 双通道 1：8 差分缓冲器
• 低附加抖动 <300 fs RMS，频率
  为 10 kHz 至 20 MHz
• 组内输出偏斜低 50 ps（最大值）
• 通用输入接受 LVDS、LVPECL、LVCMOS
• 一个输入专用于八个输出
• 共有 16 个 LVDS 输出，兼容 ANSI EIA/TIA-644A
  标准
• 时钟频率高达 800 MHz
• 2.375–2.625V 器件电源
• LVDS基准电压，V AC_REF ，可用于电容耦合输入
• 工业温度范围 –40°C 至 85°C
• 封装采用 7mm × 7mm 48 引脚 QFN （RGZ） 封装
• ESD 保护超过 3 kV HBM、1 kV CDM
• 应用
  • 电信/网络
  • 医学影像
  • 测试和测量设备
  • 无线通信
  • 通用时钟

参数

‌1. 核心特性‌

• ‌架构‌：双路1:8差分缓冲器，支持将2个输入（IN0/IN1）分配至16对LVDS输出（OUT0-OUT15），每路输入驱动8对输出。
• ‌低抖动性能‌：附加抖动<300 fs RMS（10 kHz–20 MHz），适用于高频时钟分配。
• ‌输入兼容性‌：支持LVDS、LVPECL、LVCMOS信号类型，单端输入时需通过VAC_REF引脚提供偏置电压。
• ‌输出控制‌：通过EN引脚实现灵活配置（全部启用/禁用或部分启用），支持故障安全功能防止无输入信号时输出振荡。
• ‌电气参数‌：工作电压2.375–2.625V，时钟频率最高800 MHz，输出差分电压250–450 mV。

‌2. 关键参数‌

• ‌时序性能‌：
  • 传播延迟1.5–2.5 ns
  • 输出间最大偏斜50 ps（同组）、80 ps（组间）
• ‌功耗‌：静态电流27 mA，100 MHz时典型电流119 mA，800 MHz时168 mA。
• ‌封装‌：7mm×7mm 48引脚QFN（RGZ），内置ESD保护（HBM 3 kV）。

‌3. 典型应用场景‌

• 电信/网络设备时钟分配
• 医疗成像、测试仪器
• 无线通信系统

‌4. 设计注意事项‌

• ‌热管理‌：需将封装底部散热焊盘可靠接地以控制结温≤125°C。
• ‌电源滤波‌：建议每电源引脚就近放置0.1μF去耦电容，可选铁氧体磁珠隔离高频噪声。
• ‌信号完整性‌：
  • LVDS输出需在接收端配置100Ω端接电阻（靠近接收器）。
  • 未使用的输出可悬空。