0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

‌CDCLVD2102 双路1:2低附加抖动LVDS缓冲器技术文档总结

科技绿洲 2025-09-16 15:16 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

CDCLVD2102时钟缓冲器将两个时钟输入(IN0、IN1)分配给总共4对差分LVDS时钟输出(OUT0、OUT3)。每个缓冲器块由一个输入和 2 个 LVDS 输出组成。输入可以是LVDS、LVPECL或LVCMOS。

该CDCLVD2102专为驱动 50 条输电线路而设计。如果以单端模式驱动输入,则适当的偏置电压 (V AC_REF )应用于未使用的负输入引脚。
*附件:cdclvd2102.pdf

使用控制引脚 (EN),可以禁用或启用输出。如果EN引脚保持打开状态,则启用两个具有所有输出的缓冲器,如果切换到逻辑“0”,则禁用两个具有所有输出的缓冲器(静态逻辑“0”),如果切换到逻辑“1”,则禁用一个具有两个输出的缓冲器,启用另一个具有两个输出的缓冲器。该部件支持故障安全功能。它包含输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

该器件在2.5V电源环境中工作,特性为–40°C至85°C(环境温度)。该CDCLVD2102采用小型16引脚、3mm×3mm QFN封装。

特性

  • 双通道 1:2 差分缓冲器
  • 低附加抖动 <300 fs RMS(10 kHz 至 20 MHz)
  • 15 ps(最大)的低组内输出偏斜
  • 通用输入接受 LVDS、LVPECL、LVCMOS
  • 一个输入专用于两个输出
  • 共有 4 个 LVDS 输出,兼容 ANSI EIA/TIA-644A 标准
  • 时钟频率高达 800 MHz
  • 2.375–2.625V 器件电源
  • LVDS基准电压,V AC_REF ,可用于电容耦合输入
  • 工业温度范围 –40°C 至 85°C
  • 封装采用 3mm × 3mm 16 引脚 QFN (RGT) 封装
  • ESD 保护超过 3 kV HBM、1 kV CDM
  • 应用
    • 电信/网络
    • 医学影像
    • 测试和测量设备
    • 无线通信
    • 通用时钟

参数

image.png
1. 产品概述

  • 型号‌:CDCLVD2102,德州仪器(TI)生产的双路1:2差分LVDS时钟缓冲器。
  • 功能‌:将两路时钟输入(IN0、IN1)分配至4对差分LVDS输出(OUT0-OUT3),每路输入驱动2个输出。
  • 兼容性‌:支持LVDS、LVPECL、LVCMOS输入,输出符合ANSI EIA/TIA-644A标准。
  • 关键特性‌:
    • 超低附加抖动:<300 fs RMS(10 kHz–20 MHz)。
    • 低输出偏斜:同一组输出间最大15 ps。
    • 工作频率:最高800 MHz。
    • 电源范围:2.375–2.625V,工业级温度范围(-40°C至85°C)。

2. 应用领域

  • 电信/网络设备、医疗成像、测试仪器、无线通信及通用时钟分配系统。

3. 核心设计特性

  • 输入控制‌:
    • 通过EN引脚控制输出使能(全部禁用/全部启用/部分启用)。
    • 输入内置滞后功能,防止无信号时输出振荡。
  • 热管理‌:
    • 采用3mm×3mm 16引脚QFN封装,带裸露焊盘,需焊接至PCB以优化散热。
  • ESD保护‌:
    • 人体放电模型(HBM)>3 kV,充电器件模型(CDM)>1 kV。

4. 电气参数

  • 输出特性‌:
    • 差分输出电压:250–450 mV(典型值)。
    • 稳态共模电压:1.1–1.375V。
  • 功耗‌:
    • 静态电流:27–45 mA(无负载)。
    • 动态电流:76–106 mA(800 MHz全负载)。

5. 典型应用设计

  • 输入配置‌:支持DC/AC耦合,提供VAC_REF引脚用于容性耦合输入的偏置。
  • 输出端接‌:推荐100Ω终端电阻靠近接收器,未用输出可悬空。
  • 电源滤波‌:建议每电源引脚就近放置0.1μF高频去耦电容,可选铁氧体磁珠隔离板级噪声。

6. 封装与订购信息

  • 封装‌:16引脚VQFN(RGT),符合RoHS标准,MSL等级2(260°C回流焊)。
  • 型号后缀‌:RGTR(卷带3000片)、RGTT(卷带250片),标记为“D2102”。

7. 修订历史

  • 关键更新:ESD保护等级提升至3 kV HBM/1 kV CDM,电气参数优化(如ΔVOD范围调整)。

文档用途‌:提供完整的器件规格、设计指南及可靠性数据,适用于高频低抖动时钟分配系统的硬件开发。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 输电线路
    +关注

    关注

    1

    文章

    776

    浏览量

    24323
  • 时钟缓冲器
    +关注

    关注

    2

    文章

    221

    浏览量

    51786
  • lvds
    +关注

    关注

    2

    文章

    1216

    浏览量

    69123
  • 偏置电压
    +关注

    关注

    0

    文章

    172

    浏览量

    14025
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    CDCLVD1208 2:8加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD1208 2:8加性抖动LVDS缓冲器数据表.pdf》资料免费
    发表于 08-21 11:15 0次下载
    <b class='flag-5'>CDCLVD</b>1208 <b class='flag-5'>2</b>:8<b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD1212 2:12加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD1212 2:12加性抖动LVDS缓冲器数据表.pdf》资料免
    发表于 08-21 11:16 0次下载
    <b class='flag-5'>CDCLVD</b>1212 <b class='flag-5'>2</b>:12<b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD1216 2:16附加抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD1216 2:16附加抖动LVDS
    发表于 08-21 11:17 0次下载
    <b class='flag-5'>CDCLVD</b>1216 <b class='flag-5'>2</b>:16<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD2102通道1:2加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD2102通道1:2加性抖动
    发表于 08-21 11:19 0次下载
    <b class='flag-5'>CDCLVD2102</b><b class='flag-5'>双</b>通道<b class='flag-5'>1</b>:<b class='flag-5'>2</b><b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD2106通道1:6加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD2106通道1:6加性抖动LVDS
    发表于 08-21 11:21 0次下载
    <b class='flag-5'>CDCLVD</b>2106<b class='flag-5'>双</b>通道<b class='flag-5'>1</b>:6<b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD1213 1:4加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD1213 1:4加性抖动LVDS缓冲器数据表.pdf》资料免费
    发表于 08-21 11:25 0次下载
    <b class='flag-5'>CDCLVD</b>1213 <b class='flag-5'>1</b>:4<b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD2108通道1:8附加抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD2108通道1:8附加抖动
    发表于 08-21 10:50 0次下载
    <b class='flag-5'>CDCLVD</b>2108<b class='flag-5'>双</b>通道<b class='flag-5'>1</b>:8<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD1204 2:4加性抖动LVDS缓冲器数据表

    电子发烧友网站提供《CDCLVD1204 2:4加性抖动LVDS缓冲器数据表.pdf》资料免费
    发表于 08-21 11:10 0次下载
    <b class='flag-5'>CDCLVD</b>1204 <b class='flag-5'>2</b>:4<b class='flag-5'>低</b>加性<b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>数据表

    CDCLVD1212 2:12附加抖动LVDS缓冲器技术文档总结

    CDCLVD1212时钟缓冲器将两个可选时钟输入(IN0和IN1)中的一个分配给12对差分LVDS时钟输出(OUT0至OUT11),时钟分配的偏斜最小。该
    的头像 发表于 09-16 10:50 554次阅读
    ‌<b class='flag-5'>CDCLVD</b>1212 <b class='flag-5'>2</b>:12<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>

    CDCLVD2106 1:6附加抖动LVDS缓冲器技术文档总结

    CDCLVD2106时钟缓冲器将两个时钟输入(IN0、IN1)分配给总共12对差分LVDS时钟输出(OUT0、OUT11)。每个缓冲器块由一
    的头像 发表于 09-16 10:57 530次阅读
    ‌<b class='flag-5'>CDCLVD</b>2106 <b class='flag-5'>双</b><b class='flag-5'>路</b><b class='flag-5'>1</b>:6<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>

    CDCLVD1216 2:16附加抖动LVDS缓冲器技术文档总结

    CDCLVD1216时钟缓冲器将两个可选时钟输入(IN0、IN1)中的一个分配给16对差分LVDS时钟输出(OUT0、OUT15),时钟分配的偏斜最小。该
    的头像 发表于 09-16 11:02 594次阅读
    ‌<b class='flag-5'>CDCLVD</b>1216 <b class='flag-5'>2</b>:16<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>

    CDCLVD1208 2:8附加抖动LVDS缓冲器技术文档总结

    CDCLVD1208时钟缓冲器分配两个可选时钟输入(IN0和IN1)之一 8对差分LVDS时钟输出(OUT0至OUT7),时钟偏移最小 分配。该CD
    的头像 发表于 09-16 11:45 654次阅读
    ‌<b class='flag-5'>CDCLVD</b>1208 <b class='flag-5'>2</b>:8<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>

    CDCLVD2104 1:4附加抖动LVDS缓冲器技术文档总结

    CDCLVD2104时钟缓冲器将两个时钟输入(IN0、IN1)分配给总共8对差分LVDS时钟输出(OUT0、OUT7)。每个缓冲模块由一个输
    的头像 发表于 09-16 13:44 511次阅读
    ‌<b class='flag-5'>CDCLVD</b>2104 <b class='flag-5'>双</b><b class='flag-5'>路</b><b class='flag-5'>1</b>:4<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>

    CDCLVD1213 1:4附加抖动LVDS缓冲器带分频 技术文档摘要

    CDCLVD1213时钟缓冲器将输入时钟分配给4对差分LVDS 时钟输出具有附加抖动,用于时钟
    的头像 发表于 09-16 13:53 577次阅读
    ‌<b class='flag-5'>CDCLVD</b>1213 <b class='flag-5'>1</b>:4<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b>带分频<b class='flag-5'>器</b> <b class='flag-5'>技术</b><b class='flag-5'>文档</b>摘要

    CDCLVD1204 2:4附加抖动LVDS缓冲器技术文档总结

    CDCLVD1204时钟缓冲器分配两个可选时钟输入(IN0和IN1)之一 4对差分LVDS时钟输出(OUT0至OUT3),时钟偏移最小 分配。CDC
    的头像 发表于 09-16 15:11 617次阅读
    ‌<b class='flag-5'>CDCLVD</b>1204 <b class='flag-5'>2</b>:4<b class='flag-5'>低</b><b class='flag-5'>附加</b><b class='flag-5'>抖动</b><b class='flag-5'>LVDS</b><b class='flag-5'>缓冲器</b><b class='flag-5'>技术</b><b class='flag-5'>文档</b><b class='flag-5'>总结</b>