东芝推出两项创新技术提升碳化硅功率器件性能-电子发烧友网

日本川崎——东芝电子元件及存储装置株式会社(简称“东芝”)研发了一项创新技术，该技术可在增强沟槽型碳化硅(SiC)MOSFET[2]的UIS耐用性[3]的同时，显著降低其因导通电阻[1]而产生的损耗。同时，东芝还研发了半超结[4]肖特基势垒二极管(SJ-SBD)，有效解决了高温下导通电阻增大的问题。这两项技术突破有望显著提升功率转换器件的可靠性与效率，尤其在电动汽车和可再生能源系统等领域。

功率半导体为所有电气设备供电并控制电力，对于节能和碳中和的实现至关重要。随着汽车的电气化和工业设备的微型化，预计对功率半导体的需求与日俱增。SiC MOSFET尤其如此。作为下一代器件，SiC MOSFET凭借其远超传统硅(Si)MOSFET的功率转换效率，正获得日益广泛的关注。其中，沟槽型SiC MOSFET以其独特的沟槽式栅极降低了导通电阻，SiC肖特基势垒二极管(SBD)则凭借金属半导体结实现了高效的功率转换，它们均广泛应用于电动汽车和可再生能源系统等高效功率转换领域。然而，这些应用场景通常伴随着高温工作环境，对可靠性和效率提升构成了严峻的考验。

沟槽型SiC MOSFET需要保护栅极氧化层免受高电场的影响。然而，由于电场保护结构[6]的UIS耐用性与接地电阻[5]之间的关系尚不明确，因此要同时实现高栅极氧化层可靠性与低导通电阻便极具挑战。

此外，尽管SiC SBD能承受比传统Si SBD更高的工作温度，但需要面对高温下电阻增加进而造成导通电阻变大的问题。

东芝研发了两项关键技术来解决这些问题。

1提高沟槽型SiC MOSFET的UIS耐用性的技术

东芝研究发现，通过在沟槽型SiC MOSFET的沟槽中构建保护层(图1)，并适当降低底部p阱的接地电阻，可提高UIS耐用性。这一发现明确了以往不确定的UIS耐用性与电场保护结构接地电阻之间的关系。与传统的平面型SiC MOSFET相比，东芝制作的沟槽型SiC MOSFET原型将导通电阻降低了约20%(图2)。

图1. 沟槽型SiC MOSFET结构及底部p阱位置

图2. 传统平面型SiC MOSFET与沟槽型SiC MOSFET的导通电阻比较(东芝测试结果)

2SiC SJ-SBD特性的改进

此外，东芝还研发了SiC SJ-SBD，通过在漂移层中置入基极[7]来抑制高温下电阻的增加(图3(b))。通过比较传统的SiC SBD(图3(a))和SiC SJ-SBD在不同温度下的导通电阻变化[8]，东芝证实了SiC SJ-SBD在高温下具有更低的导通电阻(图4)。这是由于超级结(SJ)结构实现了平坦的电场分布并降低了导通电阻。与传统的SiC SBD相比，东芝研发的650V SiC SJ-SBD在175℃(448.15K)高温下将导通电阻降低了约35%。