0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电的堆叠晶圆技术可以将NVIDIA和AMD GPU性能提高一倍

芯片街icstreet.com 来源:互联网 作者:佚名 2018-05-07 09:41 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

台积电目前正在圣克拉拉举办第24届年度技术研讨会,它刚刚发布了一个可以为显卡带来革命性变革的技术Wafer-on-Wafer (WoW,堆叠晶圆)技术。顾名思义,WoW的工作方式是垂直堆叠层,而不是将它们水平放置在电路板上,就像3D NAND闪存在现代固态驱动器中堆叠的方式一样。这意味Nvidia和AMD GPU不需要增加其物理尺寸或缩小制造工艺即可获性能提升。

2_2018050406215014ewo (1).jpg

2_2018050406215028nPE.jpg

Wafer-on-Wafer (WoW,堆叠晶圆)技术通过使用形成硅通孔(TSV)连接的10微米孔彼此接触。台积电的合作伙伴Cadence解释说,Wafer-on-Wafer (WoW,堆叠晶圆)设计可以放置在中介层上,将一个连接路由到另一个连接,创建一个双晶立方体。甚至可以使用WoW方法垂直堆叠两个以上的晶圆。

该技术将允许更多的内核被塞入一个封装中,并且意味着每个晶片可以非常快速并且以最小的延迟相互通信。尤其令人感兴趣的是,制造商可以使用WoW的方式将两个GPU放在一张卡上,并将其作为产品更新发布,从而创建基本上两个GPU,而不会将其显示为操作系统的多GPU设置。

WoW现在最大的问题是晶圆产量。当它们被粘合在一起时,如果只有一个晶圆坏了,那么即使两个晶圆都没有问题,它们也必须被丢弃。这意味着该工艺需要在具有高成品率的生产节点上使用,例如台积电的16纳米工艺,以降低成本。不过,该公司的目标是在未来的7nm和5nm制造工艺节点上使用WoW技术。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 台积电
    +关注

    关注

    44

    文章

    5810

    浏览量

    177054
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    CoWoS平台微通道芯片封装液冷技术的演进路线

    在先进封装技术,特别是CoWoS(Chip on Wafer on Substrate)平台上的微通道芯片液冷技术路线,是其应对高
    的头像 发表于 11-10 16:21 3667次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>CoWoS平台微通道芯片封装液冷<b class='flag-5'>技术</b>的演进路线

    Q3净利润4523亿元新台币 英伟达或取代苹果成最大客户

    39.1%,净利润创下纪录新高,在上年同期净利润为3252.58亿新台币。 每股盈余为新台币17.44元,同比增加39.0%。 目前台
    的头像 发表于 10-16 16:57 3827次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    无线通信(CCWC),可以解决传统芯片内采用金属互连线、硅通孔灯通信的瓶颈,提高芯片的性能和能效,同时大大缩小面积。 CCWC面临的挑战: 2、3D堆叠 1)3D
    发表于 09-15 14:50

    为方,整合推出最先进CoPoS半导体封装

    电子发烧友网综合报道 近日,据报道,持续推进先进封装技术,正式整合CoWoS与FOPLP,推出新
    的头像 发表于 09-07 01:04 5201次阅读

    全球前十大代工厂营收排名公布 TSMC()第

    排名第在2025年第二季度收入超3
    的头像 发表于 09-03 15:54 6550次阅读

    战略收缩:两年内逐步关停6英寸产线

    圆业务,旨在提高生产效率并专注于更大尺寸的生产。这决策是基于市场需求及公司长期发展战略而做出的。
    的头像 发表于 08-14 17:20 925次阅读

    Q2净利润3982.7亿新台币 暴增60% 创历史新高

    在第二季度毛利率达到58.6%;营业利润率为49.6%,净利率为42.7%。 在2025年第二季度,3纳米制程出货占
    的头像 发表于 07-17 15:27 2609次阅读

    宣布逐步退出氮化镓代工业务,力接手相关订单

    近日,全球半导体制造巨头(TSMC)宣布逐步退出氮化镓(GaN)代工业务,预计在未来
    的头像 发表于 07-07 10:33 3912次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>宣布逐步退出氮化镓<b class='flag-5'>晶</b><b class='flag-5'>圆</b>代工业务,力<b class='flag-5'>积</b><b class='flag-5'>电</b>接手相关订单

    wafer厚度(THK)翘曲度(Warp)弯曲度(Bow)等数据测量的设备

    通过退火优化和应力平衡技术控制。 3、弯曲度(Bow) 源于材料与工艺的对称性缺陷,对多层堆叠和封装尤为敏感,需在晶体生长和镀膜工艺中严格调控。 在先进制程中,三者共同决定了的几何
    发表于 05-28 16:12

    加大投资布局 2纳米制程研发取得积极进展

    近期,(TSMC)执行副总经理暨共同营运长秦永沛在次公开活动中表示,公司的2纳米制程研发进展顺利,未来
    的头像 发表于 05-27 11:18 1100次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>加大投资布局 2纳米制程研发取得积极进展

    提高键合 TTV 质量的方法

    关键词:键合;TTV 质量;预处理;键合工艺;检测机制 、引言 在半导体制造领域,键合
    的头像 发表于 05-26 09:24 1384次阅读
    <b class='flag-5'>提高</b>键合<b class='flag-5'>晶</b><b class='flag-5'>圆</b> TTV 质量的方法

    芯片晶堆叠过程中的边缘缺陷修整

    使用直接键合来垂直堆叠芯片,可以信号延迟
    的头像 发表于 05-22 11:24 1857次阅读
    芯片晶<b class='flag-5'>圆</b><b class='flag-5'>堆叠</b>过程中的边缘缺陷修整

    先进制程涨价,最高或达30%!

    据知情人士透露,2nm工艺的价格较此前上涨10%,去年300mm
    发表于 05-22 01:09 1336次阅读

    AMD实现首个基于N2制程的硅片里程碑

    基于先进2nm(N2)制程技术的高性能计算产品。这彰显了AMD
    的头像 发表于 05-06 14:46 912次阅读
    <b class='flag-5'>AMD</b>实现首个基于<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>N2制程的硅片里程碑