DS4550 I²C和JTAG、非易失、9位、输入/输出扩展器与存储器技术手册

概述
DS4550是9位，非易失(NV) I/O扩展器，具有I²C兼容串行接口或IEEE® 1149.1 JTAG端口控制的64字节NV用户存储器。DS4550采用数字编程替代硬件跳线和机械开关，实现对数字逻辑节点的控制。每个I/O引脚可单独设置。具有可选上拉开漏输出，每个I/O引脚可吸收最大16mA的电流，由于器件具有NV功能，因此上电不需等待主机CPU初始化，即进入需要的状态，控制数字逻辑输入。
数据表：*附件：DS4550 I²C和JTAG、非易失、9位、输入 输出扩展器与存储器技术手册.pdf

应用

• 网络存储器
• PC外设
• 基于RAM的FPGA域切换，支持多配置服务
• 路由器/交换机
• 选择引导闪存
• 服务器
• 设置ASIC配置/结构
• 电信设备

特性

• 编程设置替代机械跳线和开关
• 9路NV输入/输出
• 64字节NV用户存储器(EEPROM)
• I²C兼容串行接口和JTAG
• 同一I²C总线可支持8个器件多点工作
• IEEE 1149.1边界扫描兼容
• 具有可配置上拉开漏输出
• 输出可吸收16mA电流
• 低功耗
• 宽工作电压范围：2.7V至5.5V
• 工作温度范围：-40°C至+85°C

引脚配置描述

交流电气特性–I2C接口

非易失性存储器特性

典型操作特性

框图

详细说明

DS4550 包含九个双向、非易失性（NV）输入/输出（I/O）引脚，以及一个 64 字节的 EEPROM 用户存储器。I/O 引脚和用户存储器可通过兼容 I²C 的串行总线或 JTAG 接口进行访问。

可编程非易失性 I/O 引脚

每个可编程 I/O 引脚由一个输入和一个集电极开路输出组成，带有一个可选择的内部上拉电阻。要为每个 I/O 引脚启用上拉功能，请写入上拉使能寄存器（F0h 和 F1h）。要将输出拉低，或将下拉晶体管置于高阻抗状态，请写入 I/O 控制寄存器（F2h 和 F3h）。要读取 I/O 引脚上的电压电平，请读取 I/O 状态寄存器（F8h 和 F9h）。要确定输出的状态，请读取 I/O 控制寄存器和上拉电阻寄存器。I/O 控制寄存器和上拉使能寄存器均为 SRAM 映射的 EEPROM 寄存器。可以使用配置寄存器中的 SEE 位禁用寄存器的 EEPROM 写入操作。这样做可以减少写入寄存器所需的时间，并且增加在 EEPROM 磨损之前可对 I/O 引脚进行调整的次数。

内存映射与内存类型

DS4550的内存映射见表1。DS4550中有三种不同类型的内存：EEPROM、SRAM映射EEPROM和SRAM。指定为EEPROM的内存位置是非易失性的。向这些位置写入内容会在EEPROM写入周期中产生两次写入操作，其时间特性如“AC电气特性”表中所示。指定为SRAM映射EEPROM的位置可通过配置寄存器（最低有效位为F4h）中的SEE位配置为在两种模式下运行。当SEE位为0（默认值）时，该内存位置的行为类似于EEPROM。然而，当SEE位为1时，会写入影子SRAM而非EEPROM。这消除了EEPROM写入时间（tWR）的问题，同时也消除了EEPROM磨损的问题。这对于需要频繁更新I/O引脚的应用来说是理想的选择。上电默认状态下，I/O引脚配置写入EEPROM（SEE = 0），上电后，可将SEE位写为1，这样I/O引脚就能定期更新到影子SRAM。最终，DS4550中存在的内存类型为标准SRAM。