0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

“System Level EOS Testing Method”可以翻译为: “系统级电性过应力测试方法”

h1654155954.3333 来源:h1654155954.3333 作者:h1654155954.3333 2025-05-05 15:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

“System Level EOS Testing Method”可以翻译为:
“系统级电性过应力测试方法”

解析:

1.System Level(系统级):指在整体系统层面进行的测试,而非单个组件2

2.EOS(Electrical Over Stress):即“电性过应力”,指电流或电压超过器件承受范围导致的损伤1

3.Testing Method(测试方法):指具体的检测流程或技术手段6

补充说明:

该术语通常用于电子制造或芯片测试领域,目的是通过系统级测试预防因电压/电流异常导致的硬件损坏14

系统上常见的EOS测试端口AC电源、电话线(RJ11)、同轴电缆(coaxial cable)以及以太网路(RJ45)最常见,这些端口因有机会布线至户外的关系,受到EOS/Surge冲击的机率也大大提升。故电子产品在安规认证阶段,都会在这些端口执行EOS/Surge这个测项,以加强端口对于外部EOS的抗干扰能力,并降低电子产品日后遇到EOS/Surge造成的损坏问题。

本篇文章以高速信号端口如以太网口及USB的EOS/Surge测试手法作介绍。以太网口的EOS/Surge测试标准众多,且依照不同产品的类型或应用区域而有所不同,像是资讯类产品标准IEC61000-4-5,北美电信商的GR1089,欧美电信商的K.21等。上述的这些法规,针对以太网口的测试皆有Common mode及Differential mode这两种,测试的波形为1.2/50us开路电压和8/20us短路电流波形。Common mode surge测试架构如下图一所示,测试手法是将网口的信号线(10/100Mbps为2组Differential pairs,1000Mbps为4组Differential pairs)接至Surge波形产生器的High接口,Surge波形产生器的Low接口接至大地,并对信号线注入Surge测试电压,每个测试电压注入Surge能量的次数为5次,间隔为60秒。需要特别注意的是每个法规所规定之测试阻抗及测试电压会有所不同,需详细确认后再执行测试。

wKgZPGgYbwSAJX-iAABToiNs408743.jpg

图一: Common mode surge test 示意图

以太网口Differential mode surge测试手法跟Common mode不同,Differential mode surge是将surge能量注入差动信号间(例如TX+跟TX-),各个法规的手法又有些许不同,本文将以IEC61000-4-5及GR1089 Intra-Building两个国际标准为例进行说明。

•IEC61000-4-5测试阻抗为42 ohm,手法为Surge测试机台High端口接七条Ethernet信号线,Low端口接剩下的一条,测试完第一组后,须将Low端口接至下一条信号线,八条信号线都必须轮流接至Low端口,故会有八种测试组合。每种组合每个测试电压注入Surge能量的次数为5次,间隔为60秒,因Differential mode测试的组合较多,故测试所需的时间也较Common mode长,测试架构如下图二。

•GR1089里Intra-Building的Differential mode测试手法为Surge测试机台High端口接一条Ethernet信号线,Low端口接剩下的七条,八条信号线都必须轮流接至High端口,测试阻抗为8 ohm,其测试架构如下图三。

IEC61000-4-5及GR1089 Intra-Building虽手法有些许不同,但目的都是为了验证产品接口的EOS/Surge抗受性,达到预防突波干扰的效果。

wKgZO2gYbwWASuysAABR6x27MSU471.jpg

图二: IEC 61000-4-5 Differential mode surge test 示意图

wKgZPGgYbwWAc1TYAAA_R1V5oqM164.jpg

图三: GR1089 Differential mode surge test 示意图


除了上述的测试端口及标准外,近几年手机电脑、电视在产线及市场售后也遭遇越来越多对外接口被EOS能量破坏的问题,因此各大品牌厂从原本针对信号线端口的ESD Direct-Pin Injection测试外,亦追加导入了低压的EOS Direct-Pin Injection测试手法,来增强产品信号线端口的EOS耐受。


测试波形同样是依据IEC61000-4-5 的1.2/50us开路电压和8/20us短路电流波形,测试时的输出串联阻抗为2欧姆。由于测试的端口以USB、HDMI等高速信号端口为主,测试时要求的的起始电压、步进电压或需通过的电压规格皆较前述测试以太网口时低很多(例如:要求高速差分对信号线需通过EOS ±25V的规格,测试时的步进电压为2V或5V),期望透过低电压的较低EOS能量来放大测试结果的鉴别度,以利进行设计改善或规格调整。


测试方式是将低压Surge产生器的输出High端口接至待测信号线而Low端口接至系统地,并对信号线注入EOS能量,其测试电压、间隔秒数及注入Surge的次数由品牌厂制定。低压EOS测试架构如图四所示。

wKgZO2gYbwaAMevHAAA4utSNIlA128.jpg

图四: Low voltage EOS test 示意图

上述介绍的三种EOS/Surge测试手法,可依照产品应用的环境挑选合适的EOS测试方式。此三种方式虽然各有差异,但其目的都是为了增加产品的EOS抗受性,故建议在系统设计初期就将EOS/Surge防护对策纳入考量,以提升产品EOS耐受程度,并降低产品在产线及市场端因EOS而发生的客退机率。

提供原厂技术方案设计,欢迎联系我们,电话075582542001,82574660谢谢惠顾~

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 以太网
    +关注

    关注

    41

    文章

    5933

    浏览量

    179664
  • EOS
    EOS
    +关注

    关注

    0

    文章

    132

    浏览量

    22092
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    EOS设计详解及实际"栗子"

    接口等。 EOS与ESD的区别: ESD: 静电放电。特点是电压极高(数千伏甚至数万伏)、持续时间极短(纳秒)、能量相对较低。 EOS: 电气
    发表于 11-17 09:37

    PCBA应力测试方法原理和应变片怎么粘贴

    )或内聚失效(承垫坑裂)和封装基板开裂。经证实,运用PCB应变测量来控制印制板失效是有利的,而且能作为一种识别和改进生产操作(有造成互连损伤的高风险)的方法也被逐渐的认可。 二、PCBA应力测试原理 根据电阻片阻值的变化来量化机
    的头像 发表于 11-05 17:04 682次阅读
    PCBA<b class='flag-5'>应力</b><b class='flag-5'>测试</b><b class='flag-5'>方法</b>原理和应变片怎么粘贴

    ESD和EOS失效模式介绍

    ESD(Electro Static Discharge静电释放)与EOS(Electrical Over Stress 过度应力)都是与电压过
    的头像 发表于 10-23 14:13 886次阅读
    ESD和<b class='flag-5'>EOS</b>失效模式介绍

    AKEMOND应力应变测试仪选型

    应力测,以及一些结构件的应力测试等等。仪器体积小,便携带,软件操作简单,上手方便,适合厂快速测量并根据IPC/JEDEC-9704标准一键自动生成报告。对生产测试流程进行完整的
    发表于 10-17 16:20 0次下载

    有哪些方法可以验证备用电源续航测试方案的准确

    要验证电能质量在线监测装置备用电源续航测试方案的准确,需从 方案设计合理性、测试过程可控、结果一致、标准符合
    的头像 发表于 09-03 17:42 582次阅读
    有哪些<b class='flag-5'>方法</b><b class='flag-5'>可以</b>验证备用电源续航<b class='flag-5'>测试</b>方案的准确<b class='flag-5'>性</b>?

    Green Testing Lab联合CSM开展电池温度测试

    纯电动和混合动力汽车是实现可持续出行的重要方向,而高压电池系统的安全至关重要。根据国际标准,进行热蔓延测试(即过热在芯间逐步扩散形成的不可控链式反应,最终可能引发电池起火)是常规
    的头像 发表于 08-26 11:46 748次阅读

    PCBA应力测试:从标准方法到产业实践的可靠守护

    PCBA应力测试的本质,是通过量化技术将“不可见的应力”转化为“可分析的数据”,为制造与设计提供科学依据。从分板工序的微小形变,到车载环境的剧烈振动;从BGA焊点的微观裂纹,到整机产品的失效分析
    的头像 发表于 07-26 08:40 1032次阅读

    晶圆切割中振动 - 应力耦合效应对厚度均匀的影响及抑制方法

    的影响机制,并提出有效抑制方法,是提升晶圆加工精度、推动半导体产业高质量发展的关键所在。 二、振动 - 应力耦合效应对晶圆厚度均匀的影响 2.1 振动引发
    的头像 发表于 07-08 09:33 526次阅读
    晶圆切割中振动 - <b class='flag-5'>应力</b>耦合效应对厚度均匀<b class='flag-5'>性</b>的影响及抑制<b class='flag-5'>方法</b>

    PCB分板应力测试方法和步骤

    PCB机械应力测试的主要目的是评估PCB板在不同环境条件和负载条件下的性能和稳定性。通过应力测试可以发现潜在的设计缺陷、材料缺陷和制造工艺问
    的头像 发表于 06-17 17:22 1425次阅读
    PCB分板<b class='flag-5'>应力</b><b class='flag-5'>测试</b><b class='flag-5'>方法</b>和步骤

    提供半导体工艺可靠测试-WLR晶圆可靠测试

    (low-k)材料在应力下的击穿风险。 晶圆可靠测试系统Sagi. Single site sy
    发表于 05-07 20:34

    PCB互连应力测试与温度冲击测试的区别

    在当今复杂且精密的PCB实际应用场景中,确保其可靠至关重要。互连应力测试(IST)与温度冲击测试(TC)作为可靠评估的常用手段,二者在
    的头像 发表于 04-18 10:29 729次阅读
    PCB互连<b class='flag-5'>应力</b><b class='flag-5'>测试</b>与温度冲击<b class='flag-5'>测试</b>的区别

    驱动系统EMC电磁兼容测试整改:传导干扰技术

    深圳南柯电子|驱动系统EMC电磁兼容测试整改:传导干扰技术
    的头像 发表于 04-17 09:40 1055次阅读
    <b class='flag-5'>电</b>驱动<b class='flag-5'>系统</b>EMC电磁兼容<b class='flag-5'>性</b><b class='flag-5'>测试</b>整改:传导干扰技术

    详解晶圆可靠评价技术

    随着半导体工艺复杂度提升,可靠性要求与测试成本及时间之间的矛盾日益凸显。晶圆可靠(Wafer Level Reliability, WLR)技术通过直接在未封装晶圆上施加加速
    的头像 发表于 03-26 09:50 1422次阅读
    详解晶圆<b class='flag-5'>级</b>可靠<b class='flag-5'>性</b>评价技术

    CMOS可靠测试中的电荷泵和交流应力技术解析

    对于研究半导体电荷捕获和退化行为来说,交流或脉冲应力对典型的应力测试是一个有用的补充。NBTI(负偏置温度不稳定性)和TDDB(随时间变化的介电击穿)试验包括应力/测量循环。所施加的
    的头像 发表于 03-20 10:08 947次阅读
    CMOS可靠<b class='flag-5'>性</b><b class='flag-5'>测试</b>中的电荷泵和交流<b class='flag-5'>应力</b>技术解析

    半导体器件可靠测试中常见的测试方法有哪些?

    半导体器件可靠测试方法多样,需根据应用场景(如消费、工业、车规)和器件类型(如IC、分立
    的头像 发表于 03-08 14:59 1107次阅读
    半导体器件可靠<b class='flag-5'>性</b><b class='flag-5'>测试</b>中常见的<b class='flag-5'>测试</b><b class='flag-5'>方法</b>有哪些?