0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

从眼状图入手,了解高电平抖动问题

电子设计 来源:互联网 作者:佚名 2018-03-30 09:27 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

要理解抖动,我们首先要了解眼状图。眼状图是数字信号在时域中的表现形式,其中电压振幅按时间变化绘制。一长串数据可分割成多个片段,称之为单位间隔 (UI),这些 UI 在示波器上一个个叠加,有助于示波器一次显示极大数量的数据。单位间隔定义为 UI = 1/比特速率。如图 1 中眼状图所示。一个眼状图由 1 个 UI 组成(工程师有时会绘制两个并排眼状图),它是数字信号质量的视觉体现。

图 1

既然我们了解了眼状图,就可提出这样一个问题“什么是抖动?”抖动可定义为不希望看到的、信号理想转换位置的高频率偏移。抖动可分为总体抖动 (TJ)、随机抖动 (RJ) 和确定性抖动 (DJ)。顾名思义,总体抖动 (TJ) 包含所有抖动组成部分的影响。下图 2 中的流程图是 TJ 及其所有组件的分解图:

图 2

如欲了解有关 TJ 的更多详情,敬请查看应用手册《如何测量总体抖动》。

RJ 是不可预测的,而且通过随机过程不断积累,其中包括但不仅限于热噪声、散粒噪声与电源噪声。RJ 不受限制,因此其测量值会随时间推移持续增大。

DJ 是可预测的抖动,因为它与所传输的数据类型以及传输媒介有关。DJ 具有非高斯概率密度分布函数,而且是有界限的,因此其测量值会随时间推移增加到某一点,但不会无限增大。DJ 包含几个组成部分,其中包括数据相关抖动 (DDJ)、占空比失真 (DCD)、码间串扰 (ISI) 与周期性抖动 (PJ)。

码间串扰 (ISI) 是所选传输媒介内带宽不足的产物。PCB 迹线或线缆可作为低通滤波器 (LPF) 衰减数据信号中的高频率内容。这会引起电压失调和不均衡数据模式,如果处理不当最终会导致位错误。占空比失真 (DCD) 是升降时间不等的结果,其可导致具有不同持续时间的 1 和 0,引起阀值交点偏移。数据相关抖动 (DDJ) 是与数据模式有关的抖动,由带宽限制 (ISI) 和阀值交点偏移 (DCD) 的总和效应引起。对于 DDJ 而言,之前传输的数据位会给当前数据位状态产生负面影响。周期性抖动 (PJ) 是按周期形式重复的抖动,不包含数据相关性抖动组成部分。PJ 可以是任何具有周期性特性的边缘偏移。有一种 PJ 叫做正弦曲线抖动 (SJ),因为它可分解成谐波相关正弦曲线的傅里叶级数。PJ 一般由外部确定性噪声源引起,该噪声源通过开关电源、串扰或不稳定时钟恢复 PLL 耦合在我们的系统中。当然,可通过每个抖动成分了解更多信息,我建议大家对其进行深入挖掘,真正理解抖动及其组分。

ISI 抖动是传输媒介带宽的函数,因此可通过设计进行补偿。如果背板或线缆传输路径出现大量 ISI 抖动,可使用 SN65LVCP1414 线性均衡器和 SN65LVCP114 线性四通道多路复用器均衡器等器件来对通道的 LPF 效应进行逆向处理。这些器件可为您的系统补偿高达 17dB 的损耗,从而可通过减少整体抖动来扩展通道范围。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 眼图测量
    +关注

    关注

    0

    文章

    4

    浏览量

    8969
  • 信号抖动
    +关注

    关注

    1

    文章

    5

    浏览量

    9303
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ‌NL27WZ126 3态高电平使能双路缓冲器技术解析与应用指南‌

    安森美 NL27WZ126 3态高电平使能双路缓冲器是MiniGate™ 高性能双路非反相缓冲器,工作采用1.65V至5.5V电源。高电平使能特性让这些缓冲器可以在使能时提供有源输出,使它们适合
    的头像 发表于 11-25 13:50 176次阅读
    ‌NL27WZ126 3态<b class='flag-5'>高电平</b>使能双路缓冲器技术解析与应用指南‌

    时钟振荡器选型与排障:抖动预算到PCB电源的工程实操(含延伸阅读)

    测量 + /BER/协议一致性;不达标就回溯哪一环的贡献超标。 (实操建议:先用较保守的 TCXO/更低抖动的系列快速打样,留出安全余度,再做成本优化。) 四、GNSS 与授时:温稳与首次定位的关系
    发表于 10-20 14:40

    一文读懂高速信号

    是一个统计叠加的概念,是一系列数字信号在示波器上积累而显示的图形,通过它可以观察出码间串扰和噪声对系统的影响,从而估计系统优劣。一个完整的应该包含
    的头像 发表于 07-30 17:33 4452次阅读
    一文读懂高速信号<b class='flag-5'>眼</b><b class='flag-5'>图</b>

    DLPC4100输出的RST_ACTIVE信号为高电平时,User FPGA无法抓到这个高电平,是什么原因导致的呢?

    DLPC4100输出的RST_ACTIVE信号为高电平时,User FPGA无法抓到这个高电平,是什么原因导致的呢(管脚分配正确)?
    发表于 02-26 06:28

    tlv2545的数据SDO端输出都是高电平,为什么?

    我参考电压和供电电压都是3.3V,AIN+接2V,AIN-接地,CS线和SLK接STM32端口,电路和datasheet给的是一样的,对照时序写的程序,但是我SDO端输出的全部是高电平。不知道
    发表于 02-13 07:08

    ADS1274的DRDY一直是高电平,为什么?

    clk和sclk时钟发现DRDY上有数据转换完成的脉冲生成,但是焊接上opa1632后发现opa工作正常,但ADS1274的DRDY一直高电平了,再去掉opa1632及外围电路,ADS1274的DRDY
    发表于 02-06 07:07

    DAC7565 SYNC这个IO脚在常态应该置为低电平还是高电平

    手册中关于SYNC的描述是:SYNC低电平时使能输入移位寄存器,SYNC需要保持低电平到接收玩24个SCLK周期才能更新DA输出,如果没到24个SCLK周期就变为高电平,输入移位寄存器将复位。 我
    发表于 02-05 09:31

    示波器的关键参数

    示波器作为电子测试测量领域的重要工具,其功能多样且强大。其中,分析功能是示波器在数字信号完整性测试中的一项关键应用。不仅直观展示了数字信号的整体特征,还能够反映出码间串扰、噪声
    的头像 发表于 02-02 14:04 2097次阅读

    ADS1254上电启动,DOUT/DRDY总是高电平,一直为高电平是怎么回事?

    ADS上电,DOUT/DRDY总是高电平,一直为高电平,多插几次电源,偶尔能正常启动DOUT/DRDY有正常的下降沿。 到底是怎么回事? 下面是启动顺序: InitSPI3SEL();//设置
    发表于 01-23 07:01

    TTL电平高电平信号的转换

    在电子工程领域,信号电平的转换是一个常见的需求,尤其是在不同技术标准之间。TTL(晶体管-晶体管逻辑)电平高电平信号是两种不同的电平标准,它们在电压水平和应用场景上有所不同。 TTL
    的头像 发表于 01-16 10:28 1482次阅读

    为什么ISO7230M输入高电平时输出确偶发了低电平

    示波器通道1监测输入通道A(input)一直为高电平高电平时偶尔有干扰,但是示波器通道2监测输出通道A(output)由高电平变为了低电平。而低
    发表于 01-13 06:52

    txs0102使用中遇到的高电平是什么引起的?怎么解决?

    这个电路,在没有外接负载时,A端输出的波形能够在转换到B端。 但接上负载后(ps/2接口),A端与B端常为高。A端不能输出波形txs0102. 请问常为高电平时由什么引起的?怎样解决这个问题?
    发表于 12-31 07:52

    ADS1672转换输出,DRDY管脚一直是高电平,为什么?

    ADS1672转换输出有点问题DRDY管脚一直是高电平 没有变低 一直是高电平 这是ADS1672的原理 使用的SPI接口sclk 和drdy_n pwdn,start管脚上电就置高
    发表于 12-24 06:39

    请问DS90UB964-Q1测高参数要求多少?

    DS90UB964-Q1测高参数要求多少?
    发表于 12-11 07:16

    OptiSystem与OptiSPICE的联合使用:收发机电路的分析

    机电路,将电路导入到OptiSystem进行数据交换,最后评价。 一、在OptiSPICE中搭建收发机电路 OptiSPICE原理可以设计为使用元件Electrical Input
    发表于 12-10 08:59