是德科技如何助力减少PCB改版次数

目前全球电子产业链的核心增长动力集中于AI服务器、交换机与各种先进设备如电动汽车、高端医疗产品，智能手机等。

研报显示

全球PCB市场2024年增速近6.0%，其中HDI板和18层以上多层板成为增速最快的品类，增速超15%，也是受到了以上需求的驱动。

随着PCB速率和频率不断增加，PCB板趋向于多层高密化，选择合适基材并设计出满足SI要求的叠层成为高速信号设计的核心工作之一。

PCB改版是研发人员最不期望看到的事情，而PCB选材或叠层问题是造成PCB改版的最常见的原因之一。不良的PCB选材或叠层设计会导致传输线阻抗失配，插损超标等严重的信号完整性问题。

如何才能减少或者避免因为叠层原因造成的改版？

其最大的挑战在于如何跨越“PCB工厂的阻抗经验修正过程”鸿沟，以实现对叠层的阻抗与插损的精确仿真能力。

当前，高速信号SI工程师在前期花了大量的努力进行叠层、阻抗和插损等仿真计算，但到PCB加工时还是需要按照PCB工厂通过FA获取经验值后再对阻抗重新计算并调整线宽间距，甚至调整幅度过大时需要对叠层及阻抗进行改版重新设计。

这种情况的出现源于其影响因素错综复杂且不透明：

PCB基材的玻纤结构众多、不同RC对应不同的DK/DF，PCB工艺的铜厚、层压后的厚度/DK/DF的变化、阻抗仿真软件的精度、PCB工厂的经验DK、铜箔粗糙度的表征与测量等等关系错综复杂且不透明的参数及计算过程。任何一个参数不当，都会造成阻抗及损耗模拟的偏差，这样设计制造出来的实际产品就很难符合预期性能。

下面我们将介绍如何通过“叠层、阻抗与插损” 集成化高精度设计与仿真系统帮助PCB工厂实现去经验化达到叠层设计的“一版成功”。

要想解决这个问题，核心有两点：

一是准确的DK仿真

二是建立高精度的仿真模型

PCB板的横截面，介质原材料是玻璃纤维和树脂的混合物。玻璃纤维布类似于我们穿的衣服，交织在一起，有标准的规格，其余部分是树脂。

我们通过软件将这种复杂变化的介质层在Z轴方向上简单地分成多个相对均匀的介质层，这样原本是单一的DK值变成了多个DK值。我们可以精确地知道在每个区域DK的波动范围，通过建立这种模型来代表DK的准确分布，然后根据铜线的电磁场分布来计算对应的DK值，进而计算阻抗值。

传统的阻抗仿真软件可以理解为一个纯粹的阻抗计算器，用户决定输入的参数，即单一的DK值，然后软件根据自身的模型算出阻抗值。而我们的方案可以认为是一种更为先进的架构，阻抗控制由三个主要因素构成，包括叠层设计、阻抗计算和工艺控制。这样就把所有影响到阻抗的因素考虑进去，形成一种系统集成的软件，可以实现更为精确的阻抗控制。

利用这个方案，我们就可以摆脱原先板厂的经验DK法，使得这种设计加工从黑盒子状态变成一种透明去经验化的状态。

软件的整体界面情况如上图。左侧是材料选择界面，我们支持常用的材料供应商。选择材料后，可以定义其为Core、PP或铜箔，然后将其添加到右侧的叠层设计中。由于软件的无缝集成，相关参数会自动从叠层设计中提取到阻抗计算器中，以进行阻抗测量。

另外，我们的方案并没有使用Ra或Rz进行建模，而是使用铜箔和药水的类型作为参数进行建模。以上是我们软件的插损仿真界面，首先选择铜箔的类型，然后选择铜箔加工的方法和药水类型。我们可以提供这些参数给客户，再根据叠层结构、线宽等参数以及DF值，计算出最终的插损值。

这种方法的准确度高，我们与PCB板厂合作，使用量产数据对模型进行训练和验证，使其模拟插损更加精准。在插损仿真方面，我们可以做到误差在10%以内。如果加工工艺更好一些，5%的误差也是可以实现的。这比行业内其他软件的准确度高很多。

智能设备、AI、高速计算等高端应用的性能对高频高速多层高密PCB的阻抗和损耗控制需从材料选型、工艺精度、设计仿真、测试验证等都提出了更高的要求，对高频高速多层高密PCB板的信号完整性提出了更严格要求。

复杂结构带来的挑战，材料选择的优化需求、加工工艺的高精度要求以及测试验证的严格标准这些因素共同作用，使得在整个设计和制造过程中必须采取更精细的控制措施，以确保最终产品的高性能和高可靠性。

关于是德科技

是德科技（NYSE：KEYS）启迪并赋能创新者，助力他们将改变世界的技术带入生活。作为一家标准普尔 500 指数公司，我们提供先进的设计、仿真和测试解决方案，旨在帮助工程师在整个产品生命周期中更快地完成开发和部署，同时控制好风险。我们的客户遍及全球通信、工业自动化、航空航天与国防、汽车、半导体和通用电子等市场。我们与客户携手，加速创新，创造一个安全互联的世界。