如何减少PCB杂散电容的影响
一站式PCBA智造厂家今天为大家讲讲如何减少PCB杂散电容的影响?减少PCB杂散电容的PCB设计方法。当提到PCBA上的电子电路时，经常使用的术语是杂散电容。PCB上的导体、无源器件的预制电路板、PCBA、有安装元器件的板之间以及元器件封装(尤其是IC)中的SMD组件套件之间可能存在杂散电容。杂散电容是电子电路和电路板固有的物理属性之一。那么如何减少PCB杂散电容的影响呢?今天深圳PCBA工厂就为大家解答一下吧!
减少PCB杂散电容的PCB设计方法
1、移除内层接地层
PCB设计由于接地层会由于邻近而增加与相邻导体的电容，因此删除内层接地层以增加距离会有所帮助，这将使电容效应最小化。这必须与最小化接地平面与信号平面相邻时获得的EMI的好处进行权衡。
2、使用法拉第盾
法拉第屏蔽是放置在两条迹线之间，PCB设计以最小化它们之间的电容效应的接地迹线或平面，并且像其他屏蔽结构一样，它可以有效地减小杂散电容。
3、增加相邻迹线之间的空间
另一种有效的缓解技术是PCB设计增加相邻迹线之间的间距。随着电容随着距离的增加而减小，这是可以应用的非常好的方法。
4、尽量减少使用过孔
通孔是使紧凑，复杂的PCB成为可能的关键要素。但是，过度使用可能会增加寄生电容问题。例如杂散电容。通过PCB设计消除在没有连接的层上的过孔周围的环形环并最大程度地减少来自组件的过孔数量，可以减少这种PTH耦合。如BGA。
关于如何减少PCB杂散电容的影响?减少PCB杂散电容的PCB设计方法的知识点，想要了解更多的，可关注领卓PCBA，如有需要了解更多PCB打样、SMT贴片、PCBA加工的相关技术知识，欢迎留言获取!
审核编辑 黄宇
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
杂散电容
+关注
关注
0文章
18浏览量
1550 -
PCB
+关注
关注
1文章
2264浏览量
13204
发布评论请先 登录
相关推荐
热点推荐
IGBT功率模块动态测试中夹具杂散电感的影响
在IGBT功率模块的动态测试中，夹具的杂散电感（Stray Inductance,Lσ）是影响测试结果准确性的核心因素。杂散电感由测试夹具的layout、材料及连接方式引入，会导致开关
无杂散、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器 skyworksinc
电子发烧友网为你提供()无杂散、50 MHz 至 2.1 GHz 单通道小数 N 分频频率合成器相关产品参数、数据手册，更有无杂散、50 MHz 至 2.1 GHz 单通道小数 N 分
发表于 05-23 18:30
杂散电感对IGBT开关过程的影响(2)
为验证对主回路杂散电感效应的分析并考察不同电感量以及门极驱动情况下的实际情况，我们人为对Lp 大小进行了干预，其具体方法是在D 的阴极与电路PCB 之间（即Lp2 与Lc1之间）加入长度可调的导线，用试凑办法得到期望的附加电感量
杂散电感对IGBT开关过程的影响(1)
的结构如主回路杂散电感会影响IGBT的开关特性，进而影响开关损耗，任何对其开关性能的研究都必然建立在实验测试基础之上，并在实际设计中尽量优化以降低变流回路杂散电感。
dac5682杂散可能是在哪个环节产生的，应如何有效避免？
240KHz左右出现较大杂散信号，抑制在50dB左右，严重影响到后面的信号处理。
问题：该杂散可能是在哪个环节产生的，应如何有效避免？
发表于 02-14 06:49
ads58c28正常工作时，改变输入信号的频率，会有一根杂散信号与有用信号相向移动，为什么？
配置各种测试模式，结果均正确，正常工作时，改变输入信号的频率，会有一根杂散信号与有用信号相向移动，
输入ADC的信号是纯净的单音信号。
只在中频ADC输入处加一个纯净的单音信号，就在该节点探测
发表于 02-12 08:12
ads5407采集数据后有几个通道有很大的杂散，为什么？
采样率400msps，被测信号251M，252M，使能校准功能，ads5407采集数据后有几个通道有很大的杂散，关闭校准后个别通道杂散消失，使用matlab统计ADC输出的数据，发现
发表于 01-09 07:04
ADC10D1500采样数据杂散的原因？
系列FPGA读取ADC的量化数据，使用Matlab对数据做FFT，观察信号频谱，在750MHZ处有明显杂散，该硬件电路板为个人设计电路板，现在找不到引起750M杂散的原因，图片在附件
发表于 01-08 07:22
ADS5407杂散较差的原因？
的SFDR（无杂散动态范围）比较差，只有40~50dbc，而官方手册上描述的SFDR在70dbc以上，我们做了以下措施：
修改了时钟输入端的匹配网络，前期ADS5407时钟输入信号特别差，如下图所示：
修改
发表于 01-08 06:30
使用ADC12D800RF在fs-2fin处有很强的杂散，为什么？
的杂散（大概-50dBfs左右），这个地方刚好是交错杂散的两倍，但是跟交错杂散好像没什么关系，在调des timing的时候，fs/2-fin处的交错杂
发表于 01-02 06:17
边带杂散和开关杂散的含义是什么？会对电路造成什么影响？
我在看ADC供电部分的时候，看到边带杂散和开关杂散这两词不知道它的含义。请问下大家它们的含义以及它们将会对电路造成什么影响？
谢谢大家了！！！！！
发表于 12-31 06:32
DAC3482存在杂散怎么解决？
当前DTRU产品中使用了DAC3482，故障率达到12%，从FPGA侧IQ数据到达DAC3482，从3482出口处测量到的信号，发现近端存在杂散。具体见下图所示。
另外做了如下实验:
1、将
发表于 12-16 06:23
使用ADC12DJ3200做采样系统时，发现SFDR受限于交织杂散，有什么方法降低Fs/2-Fin处的杂散？
我在使用ADC12DJ3200做采样系统时，发现SFDR受限于交织杂散，在开了前景校准和offset filtering后，Fs/4和Fs/2处的杂散明显变小，但是Fs/2-Fin
发表于 12-13 15:14
LMX2595输出频率7.5-15GHz范围内偏移载波50Hz的地方有固定杂散，幅度在58dBc左右，怎么解决？
LMX2595输出频率7.5-15GHz范围内偏移载波50Hz的地方有固定杂散，幅度在58dBc左右；不管是整数模式还是小数模式都有；
但是7.5GHZ以下则没有这个杂散，但是它的
发表于 12-12 06:14
工商网监
评论