晶体管栅极结构形成

文章来源：半导体与物理

原文作者：jjfly686

本文介绍了芯片结构的栅极（Gate）。

栅极（Gate）是晶体管的核心控制结构，位于源极（Source）和漏极（Drain）之间。其功能类似于“开关”，通过施加电压控制源漏极之间的电流通断。例如，在MOS管中，栅极电压的变化会在半导体表面形成导电沟道，从而调节电流的导通与截止。

栅极材料与关键工艺

栅极材料的演变

传统多晶硅栅极

早期采用多晶硅（Poly-Si）作为栅极材料，但因其电阻较高且与High-k介电层兼容性差，逐渐被金属栅极取代。

金属栅极

现代先进工艺使用金属材料（如钨、钴、钛等）或金属硅化物（如硅化钨、硅化钛），具有低电阻和高稳定性优势。

功函数金属层

通过钛等金属调节晶体管的阈值电压，例如在N型/P型晶体管中分别使用不同金属组合。

关键工艺技术

原子层沉积（ALD）

用于沉积高均匀性的High-k介电层（如氧化铪）或金属层，确保薄膜厚度精确到原子级别。

化学机械抛光（CMP）

用于金属栅极的平坦化处理，避免后续工艺中的金属残留问题。

栅极制造的典型流程

衬底与栅介质层制备

衬底处理

在硅衬底上生长氧化层或High-k介电层（如HfO₂），作为栅极与沟道之间的绝缘层。

界面钝化

通过惰性气体等离子体处理去除界面游离元素（如氧或硅），防止后续高温工艺中形成二氧化硅缺陷层。

栅极结构形成

多晶硅/金属沉积

通过物理气相沉积（PVD）或化学气相沉积（CVD）形成多晶硅层或金属层。

叠层结构构建

例如，在DRAM器件中，依次堆叠多晶硅层、阻挡层（如硅氮化钛）和金属硅化物层，以抑制离子扩散。

图案化与刻蚀

利用光刻和干法刻蚀技术定义栅极形状，需精确控制线宽以匹配纳米级晶体管尺寸。

金属栅极的先进工艺

伪栅极替换（Replacement Gate）

虚设栅极形成

在FinFET或GAA晶体管中，先用多晶硅制作虚设栅极并完成侧墙刻蚀。

沟槽填充

移除虚设栅极后，依次沉积High-k介电层、功函数金属层（如TiN、TaN）和填充金属（如钨、钴）。

平坦化处理

通过CMP去除多余金属，确保栅极与层间介质层平整。