0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

喇叭分频器与相位移问题

Tahi_SONMIU 来源:未知 作者:李建兵 2018-03-14 15:56 次阅读

ㄧ、电容电感的阻抗

被动型喇叭分音器基本上是由电感与电容组成,由于...

频率越高时电容器的阻抗会越小,反之亦反

频率越高时电感器的阻抗会变大,反之亦反

两者功能互补关系很适合用来设计分音器。

例如:高音喇叭串联一颗1uF的电容器时其阻抗在各种频率时为Xc=1/(2x3.14x f xC )所以

10Hz时是2.4K欧姆

100Hz时是240欧姆

1KHz时是24欧姆

3KHz时是8欧姆

10KHz时是2.4欧姆

20KHz时是1.2欧姆

所以3KHz以下的音频会被电容器的高阻抗阻挡不能产生电流。3KHz以上则畅通产生电流振动纸盆发出声音。

同理低音喇叭串联0.4mH电感时其阻抗为XL=2 x3.14 x f x L

10Hz时是0.026欧姆

100Hz时是0.26欧姆

1KHz时是2.6欧姆

3KHz时是8欧姆

10KHz时是24欧姆

20KHz时是48欧姆

所以3KHz以上的音频会被阻挡不能产生电流,3KHz以下则畅通,产生电流振动纸盆发出声音。

如此一来声音就会被分为两股,分别流入不同喇叭。

二、主流分音器设计有三种

一阶型分音器

就是高音喇叭串一颗电容,低音喇叭串一颗电感的最简结构。这种分音法频率响应很平坦。它的衰减率是..

6dB/octave或20dB/decade

6dB/octave是2进位值,表示频率2倍时声音会衰减4倍

20dB/decade是10进位,表示频率10倍时声音会衰减100倍

octave就是八度音,也就是频率2倍或1/2倍的意思。例如:

分音点是3KHz的话,1.5KHZ或6KHz的功率就会衰减到剩原来的1/4。

decade是10倍的意思,也就是频率10倍或1/10倍时功率就会衰减到剩原来的1/100。例如:

分音点是3KHz的话,300HZ或30KHz的功率就会衰减到剩原来的1/100

这种分音法适合小喇叭,但因分工显然不够锐利,两只喇叭共同工作的频率区域实在太宽。两个喇叭为同一个频率,同时振动时,相位不一致的问题很多。声音自然会觉得有点混浊。

二阶型

高音喇叭串联电容,并联电感。低音喇叭串联电感,并联电容。这种方法衰减斜率会增至

12dB/octave 40dB/decade。

12dB/octave频率2倍时衰减12dB=16倍

40dB/decade频率10倍时衰减40dB=1万倍

这种分音方式,喇叭分工会更清楚,共同区域会减少,但因为高音移相+90°低音移相-90°,两者正好相差180°,所以有人主张必须将高音单元反接,以使其相位一致。其实中音反接也可以,意思一样。在三喇叭系统时,则是高低音喇叭保持正接,只有中音喇叭反接。

三阶型

高音串两个电容,中间接一个电感接到负极。

低音串两个电感,中间接一个电容接到负极。

这也就是射频滤波器常用的PI型滤波器。用这种方法滤波,斜率会增至18dB/octave即60dB/decade

它是所有高级喇叭分音器的主流作法,因为高音移相+180°,低音移相-180°

(180-(-180))=360°)=0°

绕一圈后相位变一样。所以他就没有喇叭需要反置的担忧,频率响应也很平坦。

18dB/octave频率2倍时衰减18dB=63倍

60dB/decade频率10倍时衰减60dB=100万倍

这种分音方式,频率切割已经非常锐利,两只喇叭同时为同样频率发声只有很窄的区域,纸盆震动相位不协调造成的困扰几乎都消失了,设计师只要将分频点调到两个喇叭震动完全同相,就大功告成了。这也是喇叭制造厂的重要KNOW HOW。不轻易告诉别人。但是这种滤波器,数学上是不对称的。要用技巧克服,方法当然是商业秘密。

四阶及更多阶

越多阶的分音器频率切换越锐利,分音点越没有问题,但是其它问题却很多,所以用的人不多。

三、自己设计分音器

你如果想自己用计算机辅助,设计分音器,就会发现,所有分音器电路都是假想两只喇叭的阻抗都是8欧姆,或2/4/6/8 欧姆,但是只要看看喇叭的阻抗曲线就知道喇叭只有在1KHz时是8欧姆。在其他地方及分音点例如:3KHz时,从来不是8欧姆。高音喇叭的阻抗在分音点可能是2欧姆,中音喇叭的阻抗可能是20欧姆,低音喇叭可能是100欧姆,根本没有一个是8欧姆。套8欧姆怎能算出有用的数字。套用公式后会发现,计算机跑出来的电容/电感值与原厂的实际数值差了3倍,而百思不得其解。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 阻抗
    +关注

    关注

    17

    文章

    893

    浏览量

    45371
  • 分频器
    +关注

    关注

    43

    文章

    433

    浏览量

    49316

原文标题:喇叭分频器与相位移问题 (谈谈喇叭)

文章出处:【微信号:SONMIU,微信公众号:笙妙高清音响】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    分频器的作用 分频器的功率是不是越大越好

    分频器是一种电子设备,用于将输入信号分成不同频率的输出信号。其主要作用是将原始输入信号分离成多个频率范围内的信号,以供不同的电路进行处理。分频器广泛应用于通信、测量和音频系统中。 分频器的主要
    的头像 发表于 02-01 11:19 764次阅读

    CAN时钟分频器在CANbus模块上不执行任何操作的原因?

    我一直在使用 dsPIC33CH128MP506 进行一些 CANbus 通信。 它能够进行CAN-FD,并且有两个独立的波特率分频器,用于标称波特率和数据波特率。它们是:C1NBTCFGH 内
    发表于 01-22 06:36

    如何实现一种占空比为50%的奇数分频器设计呢?

    在进行数字电路设计的过程中,分频器是设计中使用频率较高的一种基本设计之一
    的头像 发表于 11-07 17:29 985次阅读
    如何实现一种占空比为50%的奇数<b class='flag-5'>分频器</b>设计呢?

    FPGA学习-分频器设计

    分频器设计 一:分频器概念 板载时钟往往 是 有限个( 50MHZ/100MHZ/24MHZ/60MHZ… ),如果在设计中需要其他时钟时,板载时钟不满足时,需要对板载时钟进行分频 / 倍频,目的
    的头像 发表于 11-03 15:55 571次阅读
    FPGA学习-<b class='flag-5'>分频器</b>设计

    Sigma-Delta小数分频PLL中的分频器该怎么做?

    文献给出的分频器结构如图1所示。该分频器最高输入频率(f~in~)为16.3GHz,也就是一个周期只有(T~in~,T ~in~ = 1/ f~in~)61.3ps。
    的头像 发表于 10-31 12:54 946次阅读
    Sigma-Delta小数<b class='flag-5'>分频</b>PLL中的<b class='flag-5'>分频器</b>该怎么做?

    模拟IC设计原理图3:数字分频器的原理和电路原理图

    学完了寄存器,我们就可以基于寄存器设计除存储外具有实用功能的电路了。在这里我们来讨论一下,数字分频器
    的头像 发表于 10-30 15:30 1389次阅读
    模拟IC设计原理图3:数字<b class='flag-5'>分频器</b>的原理和电路原理图

    倍频器和分频器的主要作用

    倍频器和分频器是两种常见的频率转换电路,它们的用途有一定的不同之处。
    的头像 发表于 07-14 09:27 944次阅读

    分频器的常见用途

    分频器是一种电子设备,其主要作用是将输入信号的频率降低到较低的频率。它通过将输入信号分为若干个等分的周期,每个周期输出一个脉冲或波形,从而实现对输入信号频率的降低。
    的头像 发表于 07-14 09:26 884次阅读

    使用IC555和IC4013构建的分频器电路

    曾经遇到过这样一种情况,即您只有一个特定频率的信号源,需要获取多个频率的信号。如果是,这种电路可能是您需要在设计中使用的电路。上述电路是一个分频器,能够通过一定的因素对输入时钟频率进行分频。该分频器
    的头像 发表于 07-02 11:47 878次阅读
    使用IC555和IC4013构建的<b class='flag-5'>分频器</b>电路

    029lan的pwm预分频器设置最少要为1吗,即2分频,设为0时没有输出是为什么?

    如题,这样一来,pwm的时钟哪怕是来自HCLK(029不支持PLL作为pwm时钟)最高50MHZ,经预分频器最少2分频的话,时钟最高只有25Mhz了?M0518pwm的预分频器可以设为0,不
    发表于 06-19 08:14

    在Verilog HDL中使用分频器的8位计数器的设计

    电子发烧友网站提供《在Verilog HDL中使用分频器的8位计数器的设计.zip》资料免费下载
    发表于 06-15 10:14 0次下载
    在Verilog HDL中使用<b class='flag-5'>分频器</b>的8位计数器的设计

    171 分频器电路怎么看?配合实物不难明白#硬声创作季

    分频器
    或许
    发布于 :2023年06月05日 17:54:15

    分频器之小数分频设计

    对于要求相位以及占空比严格的小数分频,建议采用模拟电路实现。而使用数字电路实现只能保证尽量均匀,在长时间内进行分频
    的头像 发表于 06-05 17:20 1080次阅读
    <b class='flag-5'>分频器</b>之小数<b class='flag-5'>分频</b>设计

    请叫大神帮我画出分频器电路图

    买了一个国产某jbl品牌的音箱,感觉唱歌声音发闷,不好听。分频器照片在这,拜托,谁能帮我画出电路图,我分析一下,红色白色蓝色黑色一边的4颗线接4个高音喇叭的,看起来这4个喇叭一样,但是说明书上面说
    发表于 06-01 22:41

    FPGA分频器的设计方法

    FPGA分频器是一种常用于数字信号处理、通信系统、雷达系统等领域的电路,其作用是将信号分成多个频段。
    发表于 05-22 14:29 1205次阅读
    FPGA<b class='flag-5'>分频器</b>的设计方法