0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

华为如何评价其最先量产16nm工艺芯片?

电子工程师 来源:网络整理 作者:佚名 2018-02-18 07:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

关键词: 华为 , 16nm , 麒麟950

来源:超能网

最近一段时间,围绕国产的麒麟950处理器高通的骁龙820处理器产生了很多争论,华为经过K3V2、麒麟910、麒麟920及麒麟930系列处理器的洗礼,在麒麟950处理器上已经成熟起来,这款处理器号称三项世界第一——首个商用A72 CPU核心、首个16nm FinFET Plus工艺以及首个商用Mali-T880 GPU核心。不过麒麟950在很多方面也很保守,GPU只有MP4四核,远低于三星Exynos 8890的MP12,基带方面还停留在Cat6级别,也大幅落后骁龙820,ISP方面就更不如骁龙820了。

在此之前,国外权威网站Anandtech借着小米手机5简单比较了麒麟950与骁龙820的性能,初步测试显示麒麟950的能效比很强大,甚至大幅领先骁龙820,部分CPU性能测试中也超越了骁龙820,只不过在GPU性能测试中麒麟950就远远不如了,这点跟我们之前的分析是差不多的,麒麟950在GPU方面的保守使得其性能都没有超过上代骁龙810的水平。

如何评价麒麟950的技术水平?继而引出了麒麟950处理器是否意味着国产手机处理器能达到甚至超越了国际一流水平的骁龙820/Exynos 8890处理器的问题。最近这个话题在微博、微信及其他社交媒体上讨论的很热烈,嘲讽麒麟950不行的人有很多(不管是出于什么动机),不过自发支持华为或者华为发动的水军势力也不弱,双方激烈斗争了很多回合了。

华为官方也在各路媒体出了很多文章引导舆论,前两天在微博上发表了一篇长文,解释了华为手机是如何率先量产16nm FinFET Plus工艺的。虽然是官方软文,不过很多内容值得一看,介绍了处理器设计与生产之间的关系以及简单的处理器研发、制造流程。

以下是华为手机的原文,大家可以参考下,也是个学习的过程。

Mate8上搭载了华为自主研发的重磅级芯片麒麟950。是业界首款商用台积电16nm FinFET Plus技术的SoC芯片。该技术相比20nm工艺,性能提升40%,功耗节省60%。那么为什么华为要选择16nm FinFET Plus工艺呢?16nm FinFET Plus工艺是台积电的技术,要领先也是人家台积电领先,跟你华为有什么关系?这样领先的制造工艺,可以给你华为用,也可以给别的厂商用,华为有什么可领先的呢?下面就来为大家揭秘这其中的真相。

◆ 芯片工艺如何选择 关键看能效比

麒麟950为何要选择16nm FinFET Plus工艺?毕竟在当时16nm FinFET Plus工艺并不成熟也不稳定,没有量产的依据可循,投资还那么庞大。我们假设以28纳米为基础,20纳米用传统的晶体管架构走下去,集成度还OK,是28纳米的1.9倍,但是功耗只能降到75%。而16nm FinFET技术,正好解决了28nm以下的漏电问题,功耗只有28nm的30%,性能可以提升两倍。这是很完美的一个工艺。所以华为芯片做出了通过技术创新突破瓶颈的选择:开始了16nm FinFET Plus工艺的技术突破之旅。

◆ 芯片能否量产 关键看前端设计水平

芯片生产链,主要分为前端设计、后端制造及封装测试,最后才投向手机厂商。不同的厂商负责不同的阶段,环环相扣。

前端设计是整个芯片流程的“魂”,从承接客户需求开始,到系统架构设计、方案设计,再到编码、测试、布局布线,最终输出图纸交给代工厂做加工。华为主要负责的就是这个阶段。成功开发一款SoC芯片,有数百个IP,这些IP都需要提前大半年时间定制,都要在同一时间点同一种工艺下集成,对前端设计人员要求极大。一旦工艺出现变化,哪怕是从16nm FinFET变换成16nm FinFET Plus,所有的IP都需要重新定制,有的时候,新工艺库中某个参数变更,布局布线就要来回修改几十次。这些工作都需要前端设计工程师对新工艺一定要有正确的理解和判断,否则不可能高质量按时完成。

后端制造是整个芯片流程的“本”,拿到图纸以后,台积电就开始光刻流程, 16nm FF+工艺的基本生产周期要4~5个月左右。 封装测试是整个芯片流程的“尾”,台积电加工好的芯片是一颗颗裸核,外面没有任何包装。裸核是不能集成到手机里的,需要外面加封装,用金线把芯片和PCB板连接起来,这样芯片才能真正的工作。一般封测周期在1个月左右。

介绍到这里,就基本上可以说清楚芯片是如何量产出来的了。一颗芯片能在哪个工艺下量产,除了代工厂要具备芯片加工制造的能力以外,设计厂商也需要具备芯片在同种工艺下的设计能力。就像房地产公司要开发一座房子,是用砖头盖还是用木头盖,盖成别墅还是小木屋,这些都是房地产设计公司决定的,而不是建筑公司决定的,建筑公司只掌握着工匠技术。这就能解释,为何华为敢说自己麒麟950是业界首款16nm FinFET Plus工艺下量产的SoC芯片了。

◆ 结语

大部分的手机用户最关心的是性能和功耗问题,是否流畅,是否耗电。这些体验跟CPU的选择、工艺的选择是密切相关的。对于旗舰产品来说,过硬的性能和能效比是最重要的!华为非常在意消费者的感受,并希望通过自己过硬的技术能力,不断挑战自己,突破自己,以使得产品能达到甚至突破消费者的预期。当然这也解释了为什么不是所有厂商都能在第一时间采用台积电16nm FinFET Plus这样顶尖的制造工艺的原因。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    易灵思2026技术研讨会圆满举办,16nm 钛金系列重塑FPGA效能边界

    4月17日,易灵思2026技术研讨会·北京站正式举行。研讨会以“方寸之间,无界之‘芯’”为主题,现场深度解析了易灵思16nm钛金系列FPGA产品及其创新解决方案,展现了独特的低功耗、高性能、小体
    的头像 发表于 04-20 14:26 93次阅读
    易灵思2026技术研讨会圆满举办,<b class='flag-5'>16nm</b> 钛金系列重塑FPGA效能边界

    旋极星源基于22nm工艺完成关键IP发布与验证

    随着物联网、移动通信、人工智能及汽车电子等应用的快速发展,市场对芯片在算力、能效、集成度与成本等方面提出了更为严格的要求。22nm工艺节点凭借在性能、功耗及成本之间的卓越平衡,已成为
    的头像 发表于 01-30 16:15 431次阅读
    旋极星源基于22<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>完成关键IP发布与验证

    芯片封装等领域清洁除尘工艺解决方案

    洁净室,以此降低成本、缩短建厂周期,目标 2027 年量产 2nm AI 芯片。 我们要知道2nm芯片的制造对工厂的要求极为严苛,它需要极致
    的头像 发表于 01-14 15:53 336次阅读

    1.4nm制程工艺!台积电公布量产时间表

    电子发烧友网综合报道 近日,全球半导体代工龙头台积电在先进制程领域持续展现强劲发展势头。据行业信源确认,台积电2nm制程量产计划已严格按时间表推进;得益于人工智能、高性能计算等领域的爆发式需求,晶圆
    的头像 发表于 01-06 08:45 7288次阅读

    2nm芯片量产狂欢下,一个被忽视的“测不准”危机

    三星2nm GAA芯片量产背后,隐藏“测不准”危机。原子级尺度下,量子隧穿、工艺波动等使芯片从“确定性”转向“概率性”,传统测试假设崩塌。测
    的头像 发表于 12-30 17:02 1076次阅读

    元服务交易评价

    功能简介 元服务交易评价是元服务平台官方提供的,反映用户对元服务交易体验的评价系统。在元服务中产生交易的用户,可以针对本元服务的交易体验进行打分、发表评论。 真实的评价内容可以帮助用户理解服务、辅助
    发表于 12-29 10:35

    华邦电子推出先进 16nm 制程 8Gb DDR4 DRAM 专为工业与嵌入式应用而生

    2025 年 12 月 3日,中国苏州 — 全球半导体存储解决方案领导厂商华邦电子今日宣布推出全新 8Gb DDR4 DRAM,该产品采用华邦自有先进 16nm 制程技术,提供更高速度、更低
    的头像 发表于 12-03 16:44 1317次阅读
    华邦电子推出先进 <b class='flag-5'>16nm</b> 制程 8Gb DDR4 DRAM 专为工业与嵌入式应用而生

    【PCIE725G】青翼凌云科技基于 PCIe x16 总线架构的 JFM9VU9P FPGA 高性能数据预处理平台(100%国产化)

    PCIE725G 是一款基于 PCIe x16 总线架构的高性能 FMC 接口信号处理平台,该平台支持采用 16nm 工艺 JFM9VU9P FPGA作为主处理器。该板卡支持 1 个 FMC+
    的头像 发表于 11-05 17:30 1232次阅读
    【PCIE725G】青翼凌云科技基于 PCIe x<b class='flag-5'>16</b> 总线架构的 JFM9VU9P FPGA 高性能数据预处理平台(100%国产化)

    目前最先进的半导体工艺水平介绍

    1.8nm)制程 技术亮点:这是英特尔首个2纳米级别制程节点,采用了全环绕栅极晶体管(Gate-All-Around, GAA)和背面供电网络(Backside Power Delivery Network)。与Intel 3制程相比,每瓦性能提升达15%,芯片密度提升约
    的头像 发表于 10-15 13:58 2506次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    个先例,变化形式如图6所示。 晶背供电技术已被证明,它可以很好地解决5nm以下芯片的电源完整性问题,同样也证明 它是优化特定版图设计任务的用力工具。 图6 功能性晶 随着工艺创新的层
    发表于 09-06 10:37

    全球首款2nm芯片被曝准备量产 三星Exynos 2600

    据外媒韩国媒体 ETNews 在9 月 2 日发文报道称全球首款2nm芯片被曝准备量产;三星公司已确认 Exynos 2600 将成为全球首款采用 2nm
    的头像 发表于 09-04 17:52 2799次阅读

    干法刻蚀的评价参数详解

    在MEMS制造工艺中,干法刻蚀是通过等离子体、离子束等气态物质对薄膜材料或衬底进行刻蚀的工艺评价参数直接影响器件的结构精度和性能。那么干法刻蚀有哪些
    的头像 发表于 07-07 11:21 2375次阅读
    干法刻蚀的<b class='flag-5'>评价</b>参数详解

    三星代工大变革:2nm全力冲刺,1.4nm量产延迟至2029年

    在全球半导体代工领域的激烈竞争中,三星电子的战略动向一直备受瞩目。近期,有消息传出,三星代工业务在制程技术推进方面做出重大调整,原本计划于2027年量产的1.4nm制程工艺,将推迟至2029年。而在
    的头像 发表于 07-03 15:56 1011次阅读

    下一代高速芯片晶体管解制造问题解决了!

    体管设计中,接触栅间距(CPP)为42nm,金属间距为16nm,相比纳米片晶体管的45nm CPP和30nm金属间距,面积进一步缩小。 由于叉片晶体管的结构允许更紧密的器件布局,
    发表于 06-20 10:40

    台积电2nm良率超 90%!苹果等巨头抢单

    当行业还在热议3nm工艺量产进展时,台积电已经悄悄把2nm技术推到了关键门槛!据《经济日报》报道,台积电2nm
    的头像 发表于 06-04 15:20 1620次阅读