0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

揭秘Intel 10nm工艺,晶体管密度是三星10nm工艺的两倍

半导体动态 来源:网络整理 作者:工程师吴畏 2018-06-15 15:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

作为科技行业著名的“牙膏厂”,英特尔一直走在所有厂商前面。因为它的10nm制程已经跳票三年之久,每当一款新的处理器发布,众人翘首以待10nm的到来,可英特尔还是给用户泼冷水,继续跳票10nm工艺。

对于很多用户而言,都在疑问为何英特尔一直跳票10nm呢?因为相比起同期的台积电、三星等厂商,10nm工艺早已经量产上市,并已推出苹果A11、Exynos 9810等芯片,而作为PC领域中的大哥人物,为何英特尔跟不上潮流的发展呢?而今天,外媒TechInsight就给出了一份满意的答复。

目前,Intel 10nm处理器已经小批量出货,已知产品只有一款低压低功耗的Core i3-8121U,由联想IdeaPad 330笔记本首发。

TechInsight分析了这颗处理器,获得了一些惊人的发现,直接证实了Intel新工艺的先进性。

分析发现,Intel 10nm工艺使用了第三代FinFET立体晶体管技术,晶体管密度达到了每平方毫米1.008亿个(符合官方宣称),是目前14nm的足足2.7倍!

作为对比,三星10nm工艺晶体管密度不过每平方毫米5510万个,仅相当于Intel的一半多,7nm则是每平方毫米1.0123亿个,勉强高过Intel 10nm。

至于台积电、GF两家的7nm,晶体管密度比三星还要低一些。

换言之,仅晶体管集成度而言,Intel 10nm的确和对手的7nm站在同一档次上,甚至还要更好!

另外,Intel 10nm的最小栅极间距(Gate Pitch)从70nm缩小到54nm,最小金属间距(Metal Pitch)从52nm缩小到36nm,同样远胜对手。

事实上与现有其他10nm以及未来的7nm相比,Intel 10nm拥有最好的间距缩小指标。

Intel 10nm的其他亮点还有:

-BEOL后端工艺中首次使用了金属铜、钌(Ru),后者是一种贵金属
-BEOL后端和接触位上首次使用自对齐曝光方案(self-aligned patterning scheme)
-6.2-Track高密度库实现超级缩放(Hyperscaling)
-Cell级别的COAG(Contact on active gate)技术

当然了,技术指标再先进,最终也要转换成有竞争力的产品才算数。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三星电子
    +关注

    关注

    34

    文章

    15891

    浏览量

    182873
  • intel
    +关注

    关注

    19

    文章

    3506

    浏览量

    190550
  • 晶体管
    +关注

    关注

    78

    文章

    10250

    浏览量

    146252
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    三星公布首批2纳米芯片性能数据

    三星公布了即将推出的首代2nm芯片性能数据;据悉,2nm工艺采用的是全栅极环绕(GAA)晶体管技术,相比第二代3
    的头像 发表于 11-19 15:34 1020次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    还放置一层不到10nm的绝缘膜,以防止缺陷的出现。比利时微电子研究中心曾预计叉形片将在2028年得到采用,当然也可能会直接跳跃到CFET技术。 CFET是先在叉形片上将NFET和PFET的晶体管
    发表于 09-06 10:37

    三星代工大变革:2nm全力冲刺,1.4nm量产延迟至2029年

    在全球半导体代工领域的激烈竞争中,三星电子的战略动向一直备受瞩目。近期,有消息传出,三星代工业务在制程技术推进方面做出重大调整,原本计划于2027年量产的1.4nm制程工艺,将推迟至2
    的头像 发表于 07-03 15:56 597次阅读

    下一代高速芯片晶体管解制造问题解决了!

    10埃)开始一直使用到A7代。 从这些外壁叉片晶体管的量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。 目前,领先的芯片制造商——英特尔、台积电和三星——正在利用
    发表于 06-20 10:40

    无结场效应晶体管器件结构与工艺

    现有的晶体管都是基于 PN 结或肖特基势垒结而构建的。在未来的几年里,随着CMOS制造技术的进步,器件的沟道长度将小于 10nm。在这么短的距离内,为使器件能够工作,将采用非常高的掺杂浓度梯度。
    的头像 发表于 06-18 11:43 894次阅读
    无结场效应<b class='flag-5'>晶体管</b>器件结构与<b class='flag-5'>工艺</b>

    三星在4nm逻辑芯片上实现40%以上的测试良率

    较为激进的技术路线,以挽回局面。 4 月 18 日消息,据韩媒《ChosunBiz》当地时间 16 日报道,三星电子在其 4nm 制程 HBM4 内存逻辑芯片的初步测试生产中取得了40% 的良率,这高于
    发表于 04-18 10:52

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    电子发烧友网综合报道 据多方消息来源推测,三星电子可能取消原计划于 2027 年量产的 1.4nm(FS1.4)晶圆代工工艺三星在 “Samsung Foundry Forum 20
    的头像 发表于 03-23 11:17 1736次阅读

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    电子发烧友网综合报道 据多方消息来源推测,三星电子可能取消原计划于 2027 年量产的 1.4nm(FS1.4)晶圆代工工艺三星在 “Samsung Foundry Forum 20
    的头像 发表于 03-22 00:02 2368次阅读

    三星已量产第四代4nm芯片

    据外媒曝料称三星已量产第四代4nm芯片。报道中称三星自从2021年首次量产4nm芯片以来,每年都在改进技术。三星现在使用的是其最新的第四代4
    的头像 发表于 03-12 16:07 1.3w次阅读

    英特尔18A与台积电N2工艺各有千秋

    TechInsights分析,台积电N2工艺晶体管密度方面表现突出,其高密度(HD)标准单元的晶体管
    的头像 发表于 02-17 13:52 987次阅读

    三星电子否认1b DRAM重新设计报道

    据报道,三星电子已正式否认了有关其将重新设计第五代10nm级DRAM(即1b DRAM)的传闻。这一否认引发了业界对三星电子内存产品策略的新一轮关注。 此前有报道指出,三星电子为应对其
    的头像 发表于 01-23 15:05 861次阅读

    三星否认重新设计1b DRAM

    据DigiTimes报道,三星电子对重新设计其第五代10nm级DRAM(1b DRAM)的报道予以否认。 此前,ETNews曾有报道称,三星电子内部为解决12nm级DRAM内存产品面临
    的头像 发表于 01-23 10:04 1298次阅读

    三星重启1b nm DRAM设计,应对良率与性能挑战

    近日,据韩媒最新报道,三星电子在面对其12nm级DRAM内存产品的良率和性能双重困境时,已于2024年底作出了重要决策。为了改善现状,三星决定在优化现有1b nm
    的头像 发表于 01-22 14:04 1315次阅读

    创飞芯90nm BCD工艺OTP IP模块规模量产

    实现了量产。90nm BCD 工艺将高密度低压逻辑晶体管与经过优化的高压晶体管相结合,创飞芯 OTP 技术的加入,使 90
    的头像 发表于 01-20 17:27 1538次阅读

    台积电分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    下),同时其晶体管密度是上一代3nm制程的1.15。这些显著优势主要得益于台积电的全栅极(Gate-All-Around, GAA)纳米片晶体管
    的头像 发表于 12-16 09:57 1840次阅读
    台积电分享 2<b class='flag-5'>nm</b> <b class='flag-5'>工艺</b>深入细节:功耗降低 35% 或性能提升15%!