SK海力士致力于研发超400层的NAND闪存芯片

近一年多来，DRAM芯片制造商为争夺高带宽内存（HBM）市场份额，展开了激烈的研发竞赛。这股竞争浪潮随着存储器市场的持续升温，逐渐扩展到NAND闪存领域，特别是针对人工智能个人电脑（AI PC）及数据中心优化的新一代产品，其开发步伐显著加快。

据ETNews最新报道，SK海力士正引领NAND闪存技术的新一轮飞跃，致力于研发超过400层的NAND闪存芯片，并计划在2025年底前实现大规模生产的就绪状态。为实现这一目标，SK海力士正携手其供应链伙伴，共同攻克400层及以上NAND闪存所需的高级工艺技术和生产设备难题。随着混合键合技术的突破性应用，预计将有更多材料和组件供应商加入到这一新兴供应链中，共同推动行业发展。

回顾去年，SK海力士在2023闪存峰会上大放异彩，首次亮相了全球首款321层NAND闪存产品，标志着其成为业界首个突破300层技术壁垒的制造商。这款采用PUC（PeriUnderCell）技术的1Tb TLC 4D NAND闪存，通过创新地将外围控制电路置于存储单元下方，有效缩减了芯片体积，提升了空间利用效率。

展望未来，SK海力士在400层及以上NAND闪存项目的策略上采取了更为激进的路径。不同于现有的321层设计，公司计划采用两块晶圆分别制造外围电路与存储单元，随后利用先进的W2W（晶圆对晶圆）混合键合技术，将两者精密结合成完整的NAND闪存芯片。这一策略与铠侠和西部数据合作的CBA（CMOS directly Bonded to Array）技术有异曲同工之妙，均展现了半导体制造领域的高度创新与合作精神。

SK海力士还表达了其加速NAND闪存技术迭代的雄心，力求将新产品的发布周期缩短至仅1年，远低于业界普遍的1.5至2年周期，这无疑将对整个NAND闪存市场产生深远影响，推动技术进步与市场需求的快速响应。