0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

cadence实用脚本工具分享,实现orcad原理图快捷设计,减少重复性工作

硬件花园 来源:硬件花园 作者:硬件花园 2024-06-15 17:31 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

前言

在使用cadence orcad设计硬件原理图的阶段,为了减少一些重复性的工作,我们可以利用脚本工具进行快捷设计。

本文会教大家如何配置这样的工具,并且分享一个我正在用的小工具,

安装方法

1)capEasyCAD.tcl文件放到Cadence安装路径下的【*CadenceSPB_16.6toolscapturetclscriptscapAutoLoad】

2)capsym.olb和EasyCAD 文件文件放到Cadence脚本路径下【CadenceSPB_DATA】

使用方法

在图纸页面右键可看到当前支持的功能

1ad5d66e-29e7-11ef-82a0-92fbcf53809c.png

1)【Change Net】--批量修改网络名称

选中需要修改的部分,比如将网络名出现XSW字符全部替换为FPGA,OK后完成替换。

1af5ced8-29e7-11ef-82a0-92fbcf53809c.png

此功能建议慎用!如果使用此功能,修改完成之后需要将原理图关闭并且除DSN以外的文件全部删掉,然后再打开此页并全部选中按回车键打开网络部分。从而完成原理图更新。

2)【PIN WireName】--批量生成pin脚的网络名称

批量选中需要生成网络的pin脚,右键执行【PINWireName】,pin上会自动增加与名称一致的网络。

1b16f6da-29e7-11ef-82a0-92fbcf53809c.png

3)【PIN WireSearch】--批量查找生成引脚的网络名称

首先制作一个excel表格,比如C37需要生成11111,C36需要生成22222等,制作完成后框选这部分数据,复制!

1b3a2c5e-29e7-11ef-82a0-92fbcf53809c.png

回到原理图中,批量选中需要生成网络的pin脚,右键执行【PINWireSearch】,pin上会自动查表,并生成对应的网络。

1b50b852-29e7-11ef-82a0-92fbcf53809c.png

4)【Place Net】--批量生成网络名称

首先制作一个网络名称的列表,可以是excel也可以是txt。框选并复制!

1b730b0a-29e7-11ef-82a0-92fbcf53809c.png

回到原理图中,选择一页左侧有足够空白的图纸,右键执行【Place Net】,可以看到左侧会自动放置网络,待网络消失后,已复制到剪切板,回到需要放置的图页,粘贴网络。

5)【Place Offpage】--批量生成offpage

原理图中选中对应的网络线,右键执行【Place Offpage】后会自动生成对应名称的offpage。

如果原理图中选中的是offpage,则会生成与之相反方向的offpage

1b8d7da0-29e7-11ef-82a0-92fbcf53809c.png

6)【Value DNC】--将元器件DNC

原理图中选中元器件,可将属性DNC,并保存器件参数保存。与【Value NoDNC】配合使用。

7)【Value NoDNC】--将元器件恢复属性

原理图中选中DNC的元器件,可将DNC之前的属性恢复回来。与【Value DNC】配合使用,手动DNC的无法恢复。

8)【OffPageName Agli】--将offpage的名称对齐

原理图中选中需要对齐的offpage的名称,只能选名称不能选中整个offpage。执行功能,offpage的名称会自动回到原位。如果方向是在左侧,会进行左对齐。

1ba55998-29e7-11ef-82a0-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 原理图
    +关注

    关注

    1356

    文章

    6430

    浏览量

    247334
  • Cadence
    +关注

    关注

    68

    文章

    1029

    浏览量

    147334
  • orcad
    +关注

    关注

    27

    文章

    304

    浏览量

    120579
  • 脚本
    +关注

    关注

    1

    文章

    411

    浏览量

    29277
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    别再无效加班!IT 运维自动化脚本,砍掉90%重复工作

    周一早晨,打开工单系统,23个待处理,其中一半是“软件装不上”“系统卡顿”这类重复问题。这场景你是否似曾相识?大多数IT团队已被重复性工作压垮。人手本就捉襟见肘,还要被终端重复操作、工
    的头像 发表于 04-07 16:57 338次阅读
    别再无效加班!IT 运维自动化<b class='flag-5'>脚本</b>,砍掉90%<b class='flag-5'>重复工作</b>

    Claude Code AI编程助手实战指南

    运维开发工程师的日常工作中,有大量重复性但又必须谨慎处理的任务:编写巡检脚本、批量修改配置文件、分析日志定位故障根源、编写 systemd 服务单元、编写 Nginx 反向代理规则、编写
    的头像 发表于 03-23 10:22 439次阅读

    告别重复劳动:如何在EASY-EAI-Monster(RK3588)上部署OpenClaw+飞书,为你量身打造“数字员工”

    现代企业正被大量低价值重复性工作拖垮:员工每天花2小时在不同平台当互联网偷子市场部要手动从10个群里汇总不同客户的反馈IT要反复帮业务部门跑脚本、调试程序、打包文件管理层无法实时获取跨部门数据,导致
    的头像 发表于 03-04 19:03 4302次阅读
    告别<b class='flag-5'>重复</b>劳动:如何在EASY-EAI-Monster(RK3588)上部署OpenClaw+飞书,为你量身打造“数字员工”

    KiCad 10 探秘(一):PCB Design Blocks 来了!原理图与 Layout 完美联动,告别重复布线

    “ 还在为每个项目重复画相同的电源模块、USB 接口而头秃吗?KiCad 10 带来的 Design Blocks(设计块)功能,实现原理图与 PCB 布局的真正模块化复用。一键应用布局,效率
    的头像 发表于 02-06 11:14 1402次阅读
    KiCad 10 探秘(一):PCB Design Blocks 来了!<b class='flag-5'>原理图</b>与 Layout 完美联动,告别<b class='flag-5'>重复</b>布线

    MCU工程初始化,到底该不该交给工具

    背景 工程初始化重复性高,但出错成本大。工程师常问:交给工具是不是会丢失掌控? 工具可做的事 时钟树、引脚复用、外设配置 工程生成、代码模板套用 参数校验和约束检查 工程师仍需做的事 特殊业务逻辑
    的头像 发表于 01-29 10:18 251次阅读
    MCU工程初始化,到底该不该交给<b class='flag-5'>工具</b>?

    IBM Rhapsody AI 助手:让系统工程更智能

    IBM Rhapsody AI 能力的加入,标志着系统工程正逐步迈入智能化新阶段。它让模型不再只是“被动表达设计意图”的工具,而成为能理解、能推理、能生成的智能伙伴。在 AI 时代,系统工程师将得以摆脱重复性工作的束缚,更专注于
    的头像 发表于 01-06 11:34 438次阅读
    IBM Rhapsody AI 助手:让系统工程更智能

    Cadence电子设计仿真工具标准搭载村田制作所的产品数据

    株式会社村田制作所(以下简称“村田”)已在 Cadence Design Systems, Inc.(总部:美国加利福尼亚州,以下简称“Cadence”)提供的 EDA 工具 (1)  “Or
    的头像 发表于 10-21 11:31 2342次阅读

    精密平台中重复精度的影响因素有哪些

    什么是重复定位精度?     在精密运动平台中,重复定位精度(或重复性)是指运动台多次运动到同一名义位置时,与实际位置偏差的某个统计量,根据不同的测试标准会有不同的统计计算方法,例如峰谷值、2σ、3
    的头像 发表于 10-15 11:24 967次阅读
    精密平台中<b class='flag-5'>重复</b>精度的影响因素有哪些

    Python脚本实现运维工作自动化案例

    还在为重复性运维工作而烦恼?每天被各种告警、监控、部署搞得焦头烂额?作为一名有10年经验的运维老司机,今天分享5个超实用的Python自动化脚本,让你的运维工作效率提升300%!这些都
    的头像 发表于 08-27 14:46 1366次阅读

    如何使用 PinConfigure 工具生成 GPIO 代码文件和 OrCAD/Protel IC 组件?

    如何使用 PinConfigure 工具生成 GPIO 代码文件和 OrCAD/Protel IC 组件?
    发表于 08-27 06:48

    作为硬件工程师,你用那款PCB 设计软件?超全EDA工具整理!

    (HDI)和高速信号设计。 集成原理图、布局、仿真工具,电气检查功能业界领先。 优点: 高性能,适合手机、主板等复杂设计。 支持设计复用和变体管理。 缺点: 学习曲线陡峭,需长期培训。 授权费用昂贵
    发表于 05-23 13:42

    Cadence SPB OrCAD Allegro22.1安装包

    包括了Capture原理图设计、PSpice仿真、Alelgro PCB Editor及PCB SI组件 系统需求Cadence SPB 22.1 的安装包不再支持Windows 7 以及
    发表于 05-22 16:50 10次下载

    Cadence SPB OrCAD Allegro23.1安装包

    OrCAD X 是一个创新的设计平台,可满足个人和中小型企业的需求。它专注于为所有设计需求提供具有凝聚力的综合解决方案。在这个新产品平台中添加的X标志意味着其能够将功能扩展到云端,使用户能够利用 X
    发表于 05-22 16:50 13次下载

    Cadence SPB OrCAD Allegro24.1安装包

    包括电路设计、仿真分析、PCB布线以及封装技术等多种应用,Cadence 已于2024年9月份发布了最新的Cadence SPB OrCAD X and Allegro X v24.10版本,带来了若干的新特性,涵盖了 PCB
    发表于 05-22 16:45 49次下载

    SAP实施专家解答:如何用DeepSeek-R1实现需求沟通效率倍增

    工博科技分享AI工具链在IT项目中的深度应用:通过DeepSeek-R1实现智能会议记录结构化(2小时会议5分钟生成决策表)和精准多语言文档翻译(错误率降低14%),帮助IT团队将重复性工作
    的头像 发表于 04-28 09:13 816次阅读