0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

云天半导体突破2.5D高密度玻璃中介层技术

今日半导体 来源:云天半导体 2024-03-06 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

云天半导体突破2.5D高密度玻璃中介层技术

随着人工智能的兴起,2.5D中介层转接板作为先进封装集成的关键技术,近年来得到迅猛发展。与硅基相比,玻璃基(TGV)具有优良的高频电学、力学性能、工艺流程简化和成本低等优势,并能实现光电合封,是理想的芯粒三维集成解决方案。

9672e644-daf6-11ee-a297-92fbcf53809c.jpg  

图1 封装面积为2700mm2的TGV转接板

近年来,厦门云天半导体科技有限公司致力于研发玻璃通孔及其集成技术,开发了高精度、高深宽比玻璃孔制备技术、高性能玻璃基IPD技术,并实现了规模化量产。面向高性能芯粒集成需求,云天半导体成功研发了高密度玻璃转接板技术。大尺寸TGV转接板样品如图1所示,该玻璃转接板面积为2700mm2(60mm×45mm),厚度为80μm,TGV开口直径25μm,实现8:1高深宽比的TGV盲孔无孔洞填充。金属布线采用无机薄膜介质材料,实现3层RDL堆叠,通过调试干法刻蚀参数、优化CMP抛光能力实现细间距RDL,其中最小L/S可达1.5/1.5μm(如图2)。并通过多场reticle拼接技术可满足大尺寸转接板制备,其中拼接精度可控在100nm以内(如图3)。电性测试结果表明基于玻璃基的无机RDL结构较有机RDL损耗降低10%。

967723ee-daf6-11ee-a297-92fbcf53809c.jpg  

图2 多层RDL堆叠晶圆

967b6b70-daf6-11ee-a297-92fbcf53809c.jpg

图3 细长RDL拼接

基于玻璃基板的综合性能以及近期Intel发布的未来发展规划,业界高度重视玻璃基板技术发展和产品应用。云天半导体的高密度玻璃中介层技术未来将助力AI等应用的CPUGPU产品的先进封装。




云天半导体

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31192

    浏览量

    266321
  • 人工智能
    +关注

    关注

    1819

    文章

    50290

    浏览量

    266826
  • CMP
    CMP
    +关注

    关注

    7

    文章

    162

    浏览量

    27868

原文标题:云天半导体突破2.5D高密度玻璃中介层技术

文章出处:【微信号:today_semicon,微信公众号:今日半导体】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    高密度配线架面板

    、低损耗、易维护的特点,适配 19 英寸标准机架,可兼容 SC/LC/FC 等多种接口,满足不同场景的高密度布线需求。二、核心技术参数表格项目参数说明适用标准YD/T
    发表于 04-17 22:29 0次下载

    高密度母排 (Laminated Busbar) 杂散电感优化指南

    高密度母排 (Laminated Busbar) 杂散电感优化指南:中压系统设计的结构工程精髓及其在SiC模块应用中的核心作用 功率电子系统的范式转移与寄生参数的系统性瓶颈 在当前高功率、中压
    的头像 发表于 03-20 07:53 557次阅读
    <b class='flag-5'>高密度</b>叠<b class='flag-5'>层</b>母排 (Laminated Busbar) 杂散电感优化指南

    MPO分支光缆:高密度光纤布线的核心组件

    ,同时支持高速率、低延迟的数据交互,为现代网络架构提供了高效解决方案。 技术特性:高密度与低损耗的平衡 MPO分支光缆的核心优势在于其高密度设计。以12芯MPO分支光缆为例,一端集成12根光纤,另一端通过LC或SC连接器拆分为多
    的头像 发表于 03-16 10:30 214次阅读

    2D2.5D与3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续芯片性能提升的关键路径。本文将从技术原理、典型结构和应用场景三个维度,系统剖析2
    的头像 发表于 01-15 07:40 1122次阅读
    2<b class='flag-5'>D</b>、<b class='flag-5'>2.5D</b>与3<b class='flag-5'>D</b>封装<b class='flag-5'>技术</b>的区别与应用解析

    烧结银:3D封装中高功率密度高密度互连的核心材料

    烧结银:3D封装中高功率密度高密度互连的核心材料
    的头像 发表于 12-29 11:16 674次阅读

    Kioxia研发核心技术,助力高密度低功耗3D DRAM的实际应用

    全球存储解决方案领域的领军企业Kioxia Corporation今日宣布,已研发出具备高堆叠性的氧化物半导体沟道晶体管技术,该技术将推动高密度、低功耗3
    的头像 发表于 12-16 16:40 1294次阅读

    EMI滤波高密度D-Sub连接器技术解析与应用指南

    Molex EMI滤波高密度D-Sub连接器为要求苛刻的电子系统中的电磁干扰 (EMI) 集成提供了可靠的解决方案。该高效系列采用标准、高密度和混合布局连接器,可增强信号完整性 (SI) 并符合监管
    的头像 发表于 11-18 10:45 729次阅读

    哪种工艺更适合高密度PCB?

    根据参考信息,‌沉金工艺(ENIG)‌ 是更适合高密度PCB的表面处理工艺‌。以下是具体原因: 平整度优势 高密度PCB(如使用BGA、QFN等封装)的焊盘多且密集,对表面平整度要求极高。喷锡工艺
    的头像 发表于 11-06 10:16 752次阅读

    TGV产业发展:玻璃通孔技术如何突破力学瓶颈?

    在后摩尔时代,芯片算力提升的突破口已从单纯依赖制程工艺转向先进封装技术。当硅基芯片逼近物理极限,2.5D/3D堆叠技术通过Chiplet(芯
    的头像 发表于 10-21 07:54 1193次阅读

    高密度配线架和中密度的区别有哪些

    高密度配线架和中密度配线架的核心区别在于端口密度、空间利用率、应用场景及管理效率,具体对比如下: 一、核心区别:端口密度与空间占用 示例: 高密度
    的头像 发表于 10-11 09:56 535次阅读
    <b class='flag-5'>高密度</b>配线架和中<b class='flag-5'>密度</b>的区别有哪些

    玻璃中介技术的结构和性能优势

    半导体行业持续推进性能和集成度的边界,Chiplet技术作为克服传统单片设计局限性的解决方案正在兴起。在各种Chiplet集成方法中,玻璃中介板代表了一个
    的头像 发表于 09-22 15:37 1308次阅读
    <b class='flag-5'>玻璃</b><b class='flag-5'>中介</b>板<b class='flag-5'>技术</b>的结构和性能优势

    华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的芯片模块化组合,依托
    的头像 发表于 08-07 15:42 4933次阅读
    华大九天推出芯粒(Chiplet)与<b class='flag-5'>2.5D</b>/3<b class='flag-5'>D</b>先进封装版图设计解决方案Empyrean Storm

    Analog Devices Inc. ADGS2414D高密度开关数据手册

    Analog Devices Inc. ADGS2414D高密度开关是八个独立的单刀单掷(SPST)开关,采用4mmx5mm、30引脚LGA封装。这些开关可在印刷电路板空间受限或现有系统外形尺寸限制
    的头像 发表于 06-16 10:51 990次阅读
    Analog Devices Inc. ADGS2414<b class='flag-5'>D</b><b class='flag-5'>高密度</b>开关数据手册

    高密度配线架和中密度的区别

    高密度配线架与中密度配线架的核心区别体现在端口密度、空间利用率、应用场景适配性、成本结构及扩展能力等方面,以下为具体分析: 一、端口密度与空间利用率
    的头像 发表于 06-13 10:18 1029次阅读

    基于叠组装和双腔体结构的高密度集成技术

    产品集成11颗芯片,58个无源元件,采用双面陶瓷管壳作为载体,进行双层芯片叠装和组装,实现高密度集成。壳体工艺采用高温多层陶瓷共烧工艺,可以最大限度地增加布线密度和缩短互连线长度,从而提高组件密度
    的头像 发表于 05-14 10:49 2202次阅读
    基于叠<b class='flag-5'>层</b>组装和双腔体结构的<b class='flag-5'>高密度</b>集成<b class='flag-5'>技术</b>