0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

半导体后端工艺:封装设计与分析

SK海力士 来源:SK海力士 2024-02-22 14:18 次阅读

01

半导体封装设计工艺

2b7a35ec-d149-11ee-a297-92fbcf53809c.png

▲ 图1: 半导体封装设计流程的各个方面(ⓒ HANOL出版社)

图1显示了半导体封装设计工艺的各项工作内容。首先,封装设计需要芯片设计部门提供关键信息,包括芯片焊盘(Chip Pad)坐标、芯片布局和封装互连数据。然后,团队将根据封装材料设计由基板(Substrate)和引线框架(Leadframe)组成的半导体封装结构。这一过程涉及应用设计规则,需要充分考虑封装的批量生产、制造过程、工艺条件和所需设备等

封装可行性审查应在封装开发初期进行,审查结果需要提交给芯片和产品设计人员做进一步反馈。完成可行性研究后,须向封装制造商下订单,并附上封装、工具、引线框架和基板的设计图纸。交付用于封装的晶圆时,除了引线或焊接凸点(Solder Bump)连接的设计图纸外,还需要准备好工具、引线框架材料和基板。引线或焊接凸点连接的设计图纸必须提前分享给封装工艺及制造工程师

收到这些设计图纸后,封装设计工程师将开展可行性测试。具体来讲,使封装锡球(Solder Ball)的布局和芯片的焊盘序列关联在一起,以确定这种布线方式是否可行。通过前期的可行性研究,工程师将提出有关封装锡球排列、封装尺寸和规格的建议,以改进半导体芯片和器件的特性与工艺。

02

优化封装特性

2b8aeb08-d149-11ee-a297-92fbcf53809c.png

▲图2:封装设计优化流程(ⓒ HANOL出版社)

封装设计优化流程如图2所示。在封装可行性审查的初始阶段,提出最佳焊盘位置,再确保接线的可行性。为了优化这些工艺特性,需要对结构特性、热特性和电气特性进行分析。

如今,为了满足半导体行业针对传输速度、集成度和性能日益增长的需求,这些特性有必要进行全面提升。就电气特性而言,封装时增加锡球,可以增加连接印刷电路板(PCB)上引脚(Pin)的数量,从而添加更多布线。这样一来,基板、引线框架和印刷电路板的设计将变得更加精细和复杂。这就会导致这些设备的制造会受制于封装公司和基板等组件制造商的工艺能力。因此,在半导体封装设计中,为了避免质量问题,需要制定与材料、工艺和设备相关的设计规则,定期对这些规则进行审查,并分享给芯片设计人员及基板和封装制造商

基于共享的设计规则,封装工艺工程师和基板制造工艺工程师可合力缩小封装锡球的尺寸和间距,以及信号布线的宽度和间隔。同样,设计规则中还会明确规范从工艺性能到电气规格在内的一系列细节。此外,设计规则中还会详细说明管理封装和基板容差1的方法,以及核查封装工艺性能的方法。

更具体地说,设计规则还可以用来满足严格的电气规格容差管理。为了满足电气规格,团队需要根据预先验证的设计数据绘制图纸,来规划并依次制定三个方面的容差:每条高速信号线;管理每条信号线阻抗2一致性的电介质3厚度;以及能够实现最佳低功耗设计的过孔尺寸4。另一方面,为了提高封装效率和批量生产能力,团队在设计诸如基板等器件时会考虑使用标记模式,以注明符合标准的器件,并将其作为设计规则进行管理。

1容差(Tolerance):性能差异导致的空间或数字上的误差范围。

2 阻抗(Impedance):衡量电路阻碍电流通过能力程度的指标。

3电介质(Dielectric):通过施加电场可以被极化的一种电绝缘体。

4过孔尺寸(Via Size):印刷电路板中不同层之间用于电气连接的孔的尺寸。

03

分析封装结构

针对半导体封装结构,可通过计算机模拟的方式去分析。通常情况下,计算机模拟分析过程会将推导出的一般方程应用于特定条件中,以便深入了解特定情况。标准的计算机模拟分析过程包括四个步骤。

首先,将支配某种自然现象的要素以及这些要素之间的关系归纳为数学表达式,如控制方程5,然后对分析对象进行建模,以便进行计算机模拟。接下来,将控制方程应用到模型中,进行数学计算,最后将计算结果应用于现象进行分析。计算机模拟分析方法主要分为:有限差分法(Finite Difference Method)、有限元法(Finite Element Method, FEM)和有限体积法(Finite Volume Method)。其中,有限元法被广泛应用于分析半导体结构。从工程角度而言,有限元法指将无限数量的点和自由度6转化为有限数量的点和自由度的能力,这些点随后被纳入线性方程组进行计算。

有限元法由有限数量的被称为元素的构建模块组成。每个元素都包含有限数量的点和一个控制方程,而数值则通过求解方程获得。为了深化对结构分析的了解,我们有必要知道结构分析所需材料的三个关键属性:热膨胀系数(CTE)、泊松比(Poisson's Ratio)和应力(Stress)。

热膨胀系数是用来描述材料因温度波动而发生长度变化的一项指标。一般来说,温度升高时材料膨胀,温度下降时材料收缩。因此,热膨胀系数被定义为单位温度上升时材料长度的增幅量。泊松比指材料在垂直于特定载荷方向上的膨胀或收缩,考虑物体所受的推拉作用可有助于我们更好地了解泊松比的概念。如果我们从两端纵向拉动一个物体并对其施加拉力,那么物体会沿着长度方向伸展,沿着宽度方向收缩。但是,如果我们从两端纵向推挤一个物体并对其施加压缩力,那么物体会沿着这个力的方向收缩,沿着宽度方向伸展。最后,应力指物体在受到外部作用时在内部形成的内力,用以抵抗这股外力,同时保持物体的形状不变。应力压力是以单位进行测量的。

这些材料特性应用于半导体封装结构分析的三个主要领域:封装翘曲、焊点可靠性和封装强度

翘曲分析

在进行封装时,当温度上升然后回落到室温时,不同材料之间由于热膨胀系数不同,可能导致封装翘曲并造成封装缺陷。因此,我们应基于产品结构、材料的弹性模量7、热膨胀系数、工艺温度和时间,对封装进行结构性分析,以便更好地预防翘曲及封装缺陷。

焊点可靠性

焊锡主要用于半导体封装和PCB基板之间的机械和电气连接。由于焊点可靠性非常重要,所以我们需要在封装前对焊点进行结构性分析,以改进封装结构和材料。

焊锡的失效主要源于两个方面的共同作用——平面收缩造成的剪切断裂以及轴向拉伸造成的拉伸断裂。因此,在焊点结构分析中,需要对各种工艺或使用条件下施加到焊点的应力值进行分析。

强度分析

因为封装的作用是保护芯片免受外部影响,所以芯片在受外部影响时表现出的稳健性要依靠封装强度。为了确定封装的稳健性,我们可以使用万能试验机(UTM)8进行三点弯曲或四点弯曲试验,由此计算断裂强度。结构性分析可以模拟用万能试验机进行的实验,从而推导出封装各个区域的应力水平,并以特定材料的断裂强度为参考来预测整个产品的断裂强度。

5控制方程(Governing Equation):构成计算机代码基础的数学公式。在计算建模场景中,控制方程决定由代码提前预设的隐藏的流体行为。

6自由度(Degrees of Freedom):对某一统计量进行最终计算时,可以自由变化的数值的个数。

7弹性模量(Elastic Modulus):在固体力学中表示材料刚度的数值,是应力与应变的比值。

8万能试验机(UTM):一种测量材料强度的仪器,通过用一定重量拉伸或压缩材料来测量其抗拉、抗弯和抗压强度。

04

散热性能分析

电子设备在运行时会消耗电能并产生热量。这种热量会提高包括半导体产品在内元件的温度,从而损害电子设备的功能性、可靠性和安全性。因此,电子设备必须配备适当的冷却系统,以确保元件在任何环境下均能保持在一定温度水平下。

鉴于散热性能在半导体封装中的重要作用,热分析也成为了一项必不可少的测试内容。因此,必须提前准确了解半导体封装在系统应用时产生的热量、封装材料与结构的散热效果、以及温度效应,并将其反应在封装设计中。

2bad0cf6-d149-11ee-a297-92fbcf53809c.png

▲ 图3:封装的关键温度点(ⓒ HANOL出版社)

对半导体封装实施并使用热分析,我们需要定义封装的关键温度点,包括:环境温度(Ta)、结温(Tj)、壳温(Tc)和板温(Tb)。封装规格的温度通常为最高结温(Tj max.)或者最高壳温,这两点指的是确保半导体器件正常工作的最高温度。图3显示了封装原理示意图中的各个温度点。

2bc14f72-d149-11ee-a297-92fbcf53809c.png

▲ 图4:封装中的热特性类型(ⓒ HANOL出版社)

使用封装的主要温度点可以计算出热阻,热阻是最重要的热保护特性。封装热阻是一个指数,单位为℃/W,表示当芯片产生1瓦热量时,半导体产品相对于环境温度所上升的温度。该比值根据每种产品和环境条件而变化。常见的热阻类型包括结到环境热阻(Ja)、结到板热阻(Jb)和结到壳热阻(Jc),它们是封装的抗热性指标。

05

电气模拟

2be21568-d149-11ee-a297-92fbcf53809c.png

▲ 图5:封装RLGC模型示例(ⓒ HANOL出版社)

随着半导体芯片传输速度的提升和密度的增大,封装也对半导体产品的特性产生重大影响。特别是在封装高性能半导体芯片时,必须要对封装状态进行精确的电气模拟。为了预测由高性能半导体芯片的复杂布线引起的电气问题,需要使用诸如RLGC等模型。因此,电气模拟可以创建各种模型,并利用这些模型来预测高速数字系统中的数据传输用时、信号质量和形状精度。

在封装电气分析过程中,电气模型的基本元素包括电阻(Resistance)、电感(Inductance)和电容(Capacitance)。电阻的强度足以阻碍电流的流动,它与物体中的单位电流成反比。电感是电路中电流变化引起的电磁感应形成的反电动势的比率。最后,电容是电容器在单位电压作用下储存电荷的物理量。

2bfa2b30-d149-11ee-a297-92fbcf53809c.png

▲ 图6: 电气分析的不同方面(ⓒ HANOL出版社)

如图5所示,利用RLGC建模,可以预测的最重要特性,即信号完整性(SI)、电源完整性(PI)和电磁干扰(EMI)。信号完整性衡量的是电信号的质量,电源完整性衡量的是电源传输的质量。最后,EMI指电磁干扰,即辐射或传导的电磁波会干扰其他设备的运行的因素。因此,应提前检查噪声问题,尽可能缩短其发展周期,确保电源完整性和电源配送系统能够支持创建可靠的电路板。信号完整性、电源完整性和电磁干扰之间存在着密切的有机联系,因此,综合考量这三种特性的设计方案对于电气分析至关重要。

06

支持半导体行业发展

无论单个芯片性能如何提高,如果不能妥善管理封装内芯片和供电电网间连接路径的电磁特性,整体系统性能就无法得到保障。因此,封装设计工艺和相关分析对于确保芯片的运行和持续发展至关重要。通过遵循特定设计规则,可以创建具备最佳特性的半导体封装蓝图。随后可以通过结构分析、热分析和电气分析对封装特性进行优化。通过各阶段的设计和分析,最终可以满足市场对半导体的传输速度、集成度和性能方面日益增加的需求。




审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电容器
    +关注

    关注

    63

    文章

    5780

    浏览量

    96708
  • pcb
    pcb
    +关注

    关注

    4216

    文章

    22448

    浏览量

    385386
  • 芯片设计
    +关注

    关注

    15

    文章

    888

    浏览量

    54395
  • 半导体封装
    +关注

    关注

    4

    文章

    212

    浏览量

    13529

原文标题:半导体后端工艺|第五篇:封装设计与分析

文章出处:【微信号:SKhynixchina,微信公众号:SK海力士】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    半导体封装设计与分析

    近年来,半导体封装变得越发复杂,更加强调设计的重要性。半导体封装设工艺需要各类工程师和业内人士的共同参与,以共享材料信息、开展可行性测试、
    发表于 08-07 10:06 394次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>封装设</b>计与<b class='flag-5'>分析</b>

    有关半导体工艺的问题

    问个菜的问题:半导体(或集成电路)工艺   来个人讲讲 半导体工艺 集成电路工艺工艺
    发表于 09-16 11:51

    半导体工艺讲座

    半导体工艺讲座ObjectiveAfter taking this course, you will able to? Use common semiconductor terminology
    发表于 11-18 11:31

    [课件]半导体工艺

    一个比较经典的半导体工艺制作的课件,英文的,供交流……
    发表于 02-26 13:12

    半导体器件与工艺

    半导体器件与工艺
    发表于 08-20 08:39

    半导体工艺

    本帖最后由 eehome 于 2013-1-5 09:51 编辑 半导体工艺
    发表于 08-20 09:02

    半导体封装数据分析

    本帖最后由 eehome 于 2013-1-5 09:52 编辑 请教关于JMP在半导体封装数据分析中的使用案例,希望高手能多多指教。
    发表于 11-20 16:01

    半导体工艺

    有没有半导体工艺方面的资料啊
    发表于 04-09 22:42

    招聘半导体封装工程师

    与固体电子学或凝聚态物理学硕士以上学历。 2、熟悉半导体激光器工作原理、对半导体激光器有较深入的研究,熟悉半导体封装工艺。 3、英语水平较好,能熟练查阅有关文献。 4、
    发表于 02-10 13:33

    《炬丰科技-半导体工艺》用于半导体封装基板的化学镀 Ni-P/Pd/Au

    书籍:《炬丰科技-半导体工艺》文章:用于半导体封装基板的化学镀 Ni-P/Pd/Au编号:JFSJ-21-077作者:炬丰科技 随着便携式电子设备的普及,BGA(球栅阵列)越来越多地用
    发表于 07-09 10:29

    《炬丰科技-半导体工艺半导体行业的湿化学分析——总览

    书籍:《炬丰科技-半导体工艺》文章:半导体行业的湿化学分析——总览编号:JFSJ-21-075作者:炬丰科技网址:http://www.wetsemi.com/index.html对液
    发表于 07-09 11:30

    半导体后端工艺:了解半导体测试(上)

    半导体制作工艺可分为前端和后端:前端主要是晶圆制作和光刻(在晶圆上绘制电路);后端主要是芯片的封装
    的头像 发表于 07-24 15:46 950次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>后端</b><b class='flag-5'>工艺</b>:了解<b class='flag-5'>半导体</b>测试(上)

    半导体封装设工艺的各个阶段阐述

    近年来,半导体封装变得越发复杂,更加强调设计的重要性。半导体封装设工艺需要各类工程师和业内人士的共同参与,以共享材料信息、开展可行性测试、
    发表于 09-01 10:38 289次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>封装设</b>计<b class='flag-5'>工艺</b>的各个阶段阐述

    半导体后端工艺:】第一篇了解半导体测试

    半导体后端工艺:】第一篇了解半导体测试
    的头像 发表于 11-24 16:11 567次阅读
    【<b class='flag-5'>半导体</b><b class='flag-5'>后端</b><b class='flag-5'>工艺</b>:】第一篇了解<b class='flag-5'>半导体</b>测试

    半导体封装工艺的研究分析

    共读好书 张鎏 苑明星 杨小渝 (重庆市声光电有限公司) 摘 要: 对半导体封装工艺的研究,先探析半导体工艺概述,能对其工作原理有一定的了解与掌握;再考虑
    的头像 发表于 02-25 11:58 426次阅读
    <b class='flag-5'>半导体</b><b class='flag-5'>封装工艺</b>的研究<b class='flag-5'>分析</b>