0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

锗化硅(SiGe)和硅(Si)之间的各向同性和选择性蚀刻机制

jf_01960162 来源:jf_01960162 作者:jf_01960162 2024-02-21 16:53 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

引言

目前,硅的电气和热性能在微电子技术领域中应用广泛。锗化硅(SiGe)合金的使用频率越来越高,在互补金属氧化物半导体技术中,英思特通过使用SON结构以及进行各向同性刻蚀,将该工艺扩展到对Si进行Si选择性刻蚀。

为了提高晶体管性能,基于SiGe中的传导沟道的技术目前已经在开发中。这种蚀刻是基于四氟化碳/N2/O2的气体混合物中的过程,其特征具有选择性,即Si隧道深度与SiGe层消耗之间的比值(图1)。

wKgZomXVtymAZ6VFAAKxB1JERK8561.png图1:样品用于研究该过程的选择性

实验与讨论

该工艺在减压化学气相沉积设备中进行,其用于表征各向同性蚀刻的样品是由多层Si和SiGe层组成的。当在单晶硅衬底上通过外延生长SiGe时,只要厚度低于塑性临界厚度,SiGe层就会在压缩中产生应变。我们通过光学光刻连接0.4微米厚的光刻胶层,然后使用各向异性蚀刻工艺转移多层中的图案,从而使掩埋的Si和SiGe层可接触到蚀刻物质。

wKgZomXVt6iAcWbiAAOK_8tjrRo201.png图2:一个蚀刻速率作为总压的函数的演变

从700W的300SCCM CF4/200SCCM N2/500SCCM O2/100SCCM CH2F2工艺开始,蚀刻室的总压力范围为350~1500mT。图2a显示了蚀刻速率随压力的函数的演变。在低压的区域中,可以看到图2b沉积,硅层的蚀刻已经开始。这证明了蚀刻对SiGe仍然具有选择性,但蚀刻和沉积同时发生。

我们认为该沉积物是蚀刻副产物氧化的结果:在此过程中,形成了暴露于富氧等离子体中的SiFx挥发性物质。SiFx分子与这些原子发生反应,形成非挥发性分子,如SiFxOy,它可以在图案的壁上重新沉积,然后停止这一过程。

结论

通过形态表征和表面分析,英思特优化了硅选择性各向同性蚀刻,并提出了一种机理。它已经有可能获得高选择性和250nm/min的蚀刻速率,可以兼容基于SON技术的先进器件的尺寸和对小32nm的技术节点的要求。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    339

    文章

    31471

    浏览量

    267631
  • 蚀刻
    +关注

    关注

    10

    文章

    431

    浏览量

    16706
  • 锗化硅
    +关注

    关注

    0

    文章

    4

    浏览量

    7137
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    探索PC3237TK:适用于移动通信的低噪声宽带MMIC放大器

    Electronics 的SiGe)单片集成电路——PC3237TK,它专为移动数字电视等应用设计,具备低噪声、高功率增益等特性。 文件下载: UPC3237TK-EVAL-A.pdf 产品概述
    的头像 发表于 05-11 12:15 234次阅读

    [VirtualLab] SiO2膜层的可变角椭圆偏振光谱(VASE)分析

    各向同性的情况下,使用一个非常小的周期,以确保只有0阶会传播。二氧化硅层也是根据参考文献来定义的。 涂层厚度:10纳米 涂层材料。二氧化硅 折射率:扩展的Cauchy模型。 ? = 1.44
    发表于 04-09 08:10

    各向异性导电胶与各向同性导电胶的区别

    各向异性导电胶(ACA)与各向同性导电胶(ICA)在导电方向、导电粒子浓度、应用场景、制备工艺及储存条件等方面存在显著差异,具体分析如下:
    的头像 发表于 02-04 09:15 496次阅读
    <b class='flag-5'>各向</b>异性导电胶与<b class='flag-5'>各向同性</b>导电胶的区别

    博世碳化硅垂直沟槽蚀刻技术的核心优势

    随着全球汽车行业向电动化转型,碳化硅芯片因其卓越的性能,成为电动汽车发展的关键推动力以及众多整车厂的首选。在这一技术前沿,博世凭借其创新的沟槽蚀刻技术,尤其是垂直沟槽结构的开发,正在重新定义半导体设计和制造的标准。本文将介绍博世沟槽蚀刻
    的头像 发表于 01-19 15:45 695次阅读

    湿法蚀刻的最佳刻蚀条件是什么

    之间,可实现氧化硅与基底材料的高选择性刻蚀。例如,BOE溶液通过氟化铵稳定HF浓度,避免反应速率波动过大。 热磷酸体系:85%以上的浓磷酸在150–180℃下对氮化硅的刻蚀速率可达50
    的头像 发表于 11-11 10:28 920次阅读

    选择性波峰焊焊接温度全解析:工艺控制与优化指南

    在电子制造行业, 选择性波峰焊(Selective Wave Soldering,简称 SWS)  已经成为解决局部焊接需求的重要工艺。它能够在同一块 PCB 上,对不同区域实现差异化焊接,避免整板
    的头像 发表于 09-17 15:10 1558次阅读

    【新启航】碳化硅 TTV 厚度测量中的各向异性效应及其修正算法

    的晶体结构赋予其显著的各向异性,在 TTV 厚度测量过程中,各向异性效应会导致测量数据偏差,影响测量准确。深入研究各向异性效应并探寻有效的修正算法,是提升碳
    的头像 发表于 09-16 13:33 2212次阅读
    【新启航】碳<b class='flag-5'>化硅</b> TTV 厚度测量中的<b class='flag-5'>各向</b>异性效应及其修正算法

    如何优化碳化硅清洗工艺

    优化碳化硅(SiC)清洗工艺需要综合考虑材料特性、污染物类型及设备兼容,以下是系统的技术路径和实施策略:1.精准匹配化学配方与反应动力学选择性
    的头像 发表于 09-08 13:14 1269次阅读
    如何优化碳<b class='flag-5'>化硅</b>清洗工艺

    AST SEL-31单头选择性波峰焊——智能焊接新选择

    在电子制造智能化、精细化的趋势下,选择一款 高效、稳定、可追溯 的焊接设备,是企业提升竞争力的关键。 AST SEL-31 单头选择性波峰焊,以 精度、效率与智能化 为核心,为客户带来稳定可靠的生产力。无论是 汽车电子、通信设备、工业控制,还是消费电子,AST 都能
    的头像 发表于 08-28 10:05 856次阅读
    AST SEL-31单头<b class='flag-5'>选择性</b>波峰焊——智能焊接新<b class='flag-5'>选择</b>

    【新启航】如何解决碳化硅衬底 TTV 厚度测量中的各向异性干扰问题

    摘要 本文针对碳化硅衬底 TTV 厚度测量中各向异性带来的干扰问题展开研究,深入分析干扰产生的机理,提出多种解决策略,旨在提高碳化硅衬底 TTV 厚度测量的准确与可靠
    的头像 发表于 08-08 11:38 1305次阅读
    【新启航】如何解决碳<b class='flag-5'>化硅</b>衬底 TTV 厚度测量中的<b class='flag-5'>各向</b>异性干扰问题

    湿法刻蚀是各向异性的原因

    湿法刻蚀通常是各向同性的(即沿所有方向均匀腐蚀),但在某些特定条件下也会表现出一定的各向异性。以下是其产生各向异性的主要原因及机制分析:晶体结构的原子级差异晶面原子排列密度与键能差异:
    的头像 发表于 08-06 11:13 2179次阅读
    湿法刻蚀是<b class='flag-5'>各向</b>异性的原因

    晶圆蚀刻扩散工艺流程

    ,形成所需的电路或结构(如金属线、介质层、槽等)。材料去除:通过化学或物理方法选择性去除暴露的薄膜或衬底。2.蚀刻分类干法蚀刻:依赖等离子体或离子束(如ICP、R
    的头像 发表于 07-15 15:00 2660次阅读
    晶圆<b class='flag-5'>蚀刻</b>扩散工艺流程

    TOPCon电池poly-Si层的沉积掺杂工序提效优化

    TOPCon技术通过超薄SiOₓ和磷掺杂多晶(n⁺-poly-Si)层实现载流子选择性传输,理论效率可达28.7%。然而,poly-Si层厚度存在矛盾:过厚层(>100nm)增加寄生
    的头像 发表于 06-27 09:02 3657次阅读
    TOPCon电池poly-<b class='flag-5'>Si</b>层的沉积掺杂工序提效优化

    化硅衬底厚度测量探头温漂与材料各向异性的耦合影响研究

    在碳化硅衬底厚度测量中,探头温漂与材料各向异性均会影响测量精度,且二者相互作用形成耦合效应。深入研究这种耦合影响,有助于揭示测量误差根源,为优化测量探头性能提供理论支撑。 耦合影响机制分析 材料
    的头像 发表于 06-11 09:57 966次阅读
    碳<b class='flag-5'>化硅</b>衬底厚度测量探头温漂与材料<b class='flag-5'>各向</b>异性的耦合影响研究

    VirtualLab Fusion:分层介质元件

    摘要 分层介质组件用于对均质(各向同性各向异性)介质的平面层序列进行严格而快速的分析。这种结构在涂层应用中特别有意义。在此用例中,我们将展示如何在VirtualLab Fusion中定义此类结构
    发表于 06-11 08:48