0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

英特尔3D封装工艺进入量产,集成万亿晶体管

微云疏影 来源:综合整理 作者:综合整理 2024-01-26 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

1 月 25 日讯息显示,英特尔已实现基于先进封装科技的大规模量产,包括创新的 Foveros 3D 封装技术。这项技术,由英特尔于新墨西哥州 fab 9 工厂进行深度革新与升级后正式投产后披露。英特尔公司首席运营官 Keyvan Esfarjani 称:“这类尖端封装技术使英特尔脱颖而出,助益客户在提升芯片性能、缩小尺寸以及增强设计灵活性等方面掌握竞争优势。”

众所周知,整个半导体领域正迈进一个同时整合多个‘芯粒’(Chiplets,也被称为‘小芯片’)在同一封装中的多元时代。基于此,英特尔的 Foveros 及新型 EMIB(嵌入式多芯片互连桥接)等高级封装解决方案被誉为能将一万亿个晶体管融于单一封装之内,且有望在2030年后助力延续摩尔定律。

具体来讲,Foveros 3D先进封装技术在处理器制造过程中,能以垂直角度替代传统的水平堆叠计算模块。更重要的是,Foveros赋予了英特尔及其合作伙伴将各类芯片混合在一起,从而达到优化成本和能源效率的目的。

英特尔甚至透露,预计至2025年,旗下Foveros3D封装产能将有四倍增长。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53535

    浏览量

    459148
  • 英特尔
    +关注

    关注

    61

    文章

    10275

    浏览量

    179311
  • 半导体
    +关注

    关注

    336

    文章

    29985

    浏览量

    258288
  • 封装
    +关注

    关注

    128

    文章

    9140

    浏览量

    147894
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    超越台积电?英特尔首个18A工艺芯片迈向大规模量产

    Lake作为英特尔首款基于Intel 18A制程工艺打造的产品,意义非凡。这一制程是英特尔研发并制造的最先进半导体工艺,标志着英特尔在技术
    的头像 发表于 10-11 08:14 8544次阅读
    超越台积电?<b class='flag-5'>英特尔</b>首个18A<b class='flag-5'>工艺</b>芯片迈向大规模<b class='flag-5'>量产</b>

    陈立武中文首秀!英特尔18A芯片规模量产,CES上新迎接AI新机遇

    的远见卓识和敏捷创新,让我们共同建立充满活力的产业生态。”英特尔介绍,18A工艺已在亚利桑那州的Fab 52工厂进入大规模量产
    的头像 发表于 11-21 09:16 8905次阅读
    陈立武中文首秀!<b class='flag-5'>英特尔</b>18A芯片规模<b class='flag-5'>量产</b>,CES上新迎接AI新机遇

    18A工艺大单!英特尔将代工微软AI芯片Maia 2

    。   英特尔18A工艺堪称芯片制造领域的一项重大突破,处于业界2纳米级节点水平。它采用了两项极具创新性的基础技术——RibbonFET全环绕栅极晶体管架构和PowerVia背面供电技术
    的头像 发表于 10-21 08:52 4658次阅读

    3D封装架构的分类和定义

    3D封装架构主要分为芯片对芯片集成封装封装集成和异构集成
    的头像 发表于 10-16 16:23 1330次阅读
    <b class='flag-5'>3D</b><b class='flag-5'>封装</b>架构的分类和定义

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    。 叉行片:连接并集成两个晶体管NFET和PFET,它们之间同时被放置一层不到10nm的绝缘膜,放置缺陷的发生。 CFET:属于下一代晶体管结构,采用3D堆叠式GAAFET,面积可缩小
    发表于 09-15 14:50

    3D集成赛道加速!混合键合技术开启晶体管万亿时代

    万亿晶体管”目标的关键跳板。当前先进封装虽提高了I/O密度,但愈发复杂的异构设计与Chiplet架构对I/O数量、延迟提出了更高要求,以满足AI、5G和高性能计算等应用。混合键合互连技术正成为关键突破口,它可显著降低能耗、扩大
    的头像 发表于 07-28 16:32 317次阅读

    下一代高速芯片晶体管解制造问题解决了!

    ,10埃)开始一直使用到A7代。 从这些外壁叉片晶体管量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。 目前,领先的芯片制造商——英特尔、台积电和三星——正在利用
    发表于 06-20 10:40

    英特尔先进封装,新突破

    在半导体行业的激烈竞争中,先进封装技术已成为各大厂商角逐的关键领域。英特尔作为行业的重要参与者,近日在电子元件技术大会(ECTC)上披露了多项芯片封装技术突破,再次吸引了业界的目光。这些创新不仅展现
    的头像 发表于 06-04 17:29 774次阅读

    英特尔持续推进核心制程和先进封装技术创新,分享最新进展

    英特尔代工已取得重要里程碑。例如,Intel 18A制程节点已进入风险试产阶段,并计划于今年内实现正式量产。这一节点采用了PowerVia背面供电技术和RibbonFET全环绕栅极晶体管
    的头像 发表于 05-09 11:42 568次阅读
    <b class='flag-5'>英特尔</b>持续推进核心制程和先进<b class='flag-5'>封装</b>技术创新,分享最新进展

    英特尔18A与台积电N2工艺各有千秋

    TechInsights分析,台积电N2工艺晶体管密度方面表现突出,其高密度(HD)标准单元的晶体管密度高达313MTr/mm²,远超英特尔Intel 18A的238MTr/mm²和
    的头像 发表于 02-17 13:52 990次阅读

    一文详解2.5D封装工艺

    2.5D封装工艺是一种先进的半导体封装技术,它通过中介层(Interposer)将多个功能芯片在垂直方向上连接起来,从而减小封装尺寸面积,减少芯片纵向间互连的距离,并提高芯片的电气性能
    的头像 发表于 02-08 11:40 6065次阅读
    一文详解2.5<b class='flag-5'>D</b><b class='flag-5'>封装工艺</b>

    详细解读英特尔的先进封装技术

    导 读 集成电路产业通常被分为芯片设计、芯片制造、封装测试三大领域。其中,芯片制造是集成电路产业门槛最高的行业,目前在高端芯片的制造上只剩下台积电(TSMC)、英特尔(Intel)和三
    的头像 发表于 01-03 11:37 1708次阅读
    详细解读<b class='flag-5'>英特尔</b>的先进<b class='flag-5'>封装</b>技术

    英特尔IEDM 2024大晒封装晶体管、互连等领域技术突破

    芯东西12月16日报道,在IEDM 2024(2024年IEEE国际电子器件会议)上,英特尔代工展示了包括先进封装晶体管微缩、互连缩放等在内的多项技术突破,以助力推动半导体行业在下一个十年及更长
    的头像 发表于 12-25 09:52 961次阅读
    <b class='flag-5'>英特尔</b>IEDM 2024大晒<b class='flag-5'>封装</b>、<b class='flag-5'>晶体管</b>、互连等领域技术突破

    半导体未来三大支柱:先进封装晶体管和互连

    重要参考方向。 在IEDM 2024大会上,英特尔发布了7篇技术论文,展示了多个关键领域的创新进展。这些技术涵盖了从FinFET到2.5D3D封装(EMIB、Foveros、Fove
    的头像 发表于 12-16 10:41 1048次阅读
    半导体未来三大支柱:先进<b class='flag-5'>封装</b>、<b class='flag-5'>晶体管</b>和互连

    英特尔展示互连微缩技术突破性进展

    来源:英特尔 在IEDM2024上,英特尔代工的技术研究团队展示了晶体管封装技术的开拓性进展,有助于满足未来AI算力需求。 IEDM 2024(2024年IEEE国际电子器件会议)上
    的头像 发表于 12-10 10:41 575次阅读