0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

面向系统级芯片验证的硬件平台介绍

芯华章科技 来源:芯华章科技 2024-01-05 10:06 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

当设计的规模动辄几十亿门,系统验证时间不断的增加,硬件验证系统几乎是验证工程师不可或缺的利器,因此对高性能硬件验证系统提出了更多的需求。

本期的技术视频将针对FPGA原型验证系统和硬件仿真器两种硬件验证平台和大家探讨:

当前SoC设计规模的增大带来的验证周期大幅增长,如何实现快速迭代节省人力投入及时间?如何加速turnaround?

当原型验证与硬件加速器合二为一,能否成为用户在系统级验证场景下的最优选择?

Part 1: 4mins

面向系统级芯片验证的硬件平台介绍

在大规模芯片的验证流程中,硬件仿真和原型验证都是必经的验证环节,以解决不同的验证需求。

但常见的硬件仿真和原型验证系统产品,二者的系统和使用互相割裂,使得用户面临多种挑战,要解决这些挑战,必须要有从软件、硬件到调试的整体解决方案,让硬件仿真和原型验证两种验证系统能紧密集成,无缝切换。

Part 2: 3mins

FPGA原型验证与硬件仿真的验证场景

无论是原型验证还是硬件仿真,都是非常常用的两种工具。

对于硬件验证产品来讲,不仅要有工具,还要有配套的解决方案,比如一些子卡、Virtual的方案,才能完整地构建整个验证场景。不同的验证场景往往需要两种工具进行切换,甚至需要匹配不同的团队和资源投入。

Part 3: 3mins

应用场景案例分享

FPGA原型验证系统平台和Emulator硬件仿真平台二者的设计目标和应用场景各有差异,但同时两者也能很好结合。

我们将通过多核CPU系统、5G终端以及视频处理三个应用场景案例和大家分享芯华章桦捷HuaPro P2E通过统一软硬件平台支持硬件仿真与原型验证双工作模式,减少大家在两个相对割裂的平台上投入。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22282

    浏览量

    630070
  • cpu
    cpu
    +关注

    关注

    68

    文章

    11216

    浏览量

    222862
  • 原型验证
    +关注

    关注

    0

    文章

    24

    浏览量

    10923
  • 仿真器
    +关注

    关注

    14

    文章

    1048

    浏览量

    86747

原文标题:技术分享 | 软硬协同解决大规模芯片系统级验证难题

文章出处:【微信号:X-EPIC,微信公众号:芯华章科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    国内首个汽车芯片标准验证平台启用,“消费芯片”再难上车?

    [首发于智驾最前沿微信公众号]10月28日,国内首个国家汽车芯片标准验证中试服务平台在深圳正式投入使用。该平台由国家及行业相关机构共同推动
    的头像 发表于 10-29 15:17 422次阅读
    国内首个汽车<b class='flag-5'>芯片</b>标准<b class='flag-5'>验证</b><b class='flag-5'>平台</b>启用,“消费<b class='flag-5'>芯片</b>”再难上车?

    如何验证硬件冗余设计的有效性?

    硬件冗余设计的核心目标是应对单点故障、保障系统连续运行,其有效性验证需围绕 “故障发生时的切换能力、数据完整性、业务连续性” 三大核心指标展开,通过 “静态配置检查 + 动态故障模拟 + 长期稳定性
    的头像 发表于 09-18 16:36 748次阅读
    如何<b class='flag-5'>验证</b><b class='flag-5'>硬件</b>冗余设计的有效性?

    开芯院采用芯华章P2E硬件验证平台加速RISC-V验证

    近日,系统验证 EDA 解决方案提供商芯华章科技与北京开源芯片研究院(以下简称 “开芯院”)宣布,双方基于芯华章的P2E 硬件
    的头像 发表于 07-18 10:08 2252次阅读
    开芯院采用芯华章P2E<b class='flag-5'>硬件</b><b class='flag-5'>验证</b><b class='flag-5'>平台</b>加速RISC-V<b class='flag-5'>验证</b>

    Veloce Primo补全完整的SoC验证环境

    0 1   简介   SoC 设计团队的任务是在创建昂贵的生产掩膜之前完成完整的系统验证。这意味着彻底审核所有硬件模块、这些模块之间的所有交互以及为最终应用创建的所有专用软件,而且所
    的头像 发表于 06-12 14:39 1162次阅读
    Veloce Primo补全完整的SoC<b class='flag-5'>验证</b>环境

    芯华章携手EDA国创中心推出数字芯片验证大模型ChatDV

    面向国家在集成电路EDA领域的重大需求,芯华章携手全国首家集成电路设计领域国家创新中心——EDA国创中心,针对日益突出的芯片设计验证痛点,强强联手,共同推出具有完全自主知识产权的基于
    的头像 发表于 06-06 16:22 1410次阅读

    超大规模芯片验证:基于AMD VP1902的S8-100原型验证系统实测性能翻倍

    引言随着AI、HPC及超大规模芯片设计需求呈指数增长原型验证平台已成为芯片设计流程中验证复杂架
    的头像 发表于 06-06 13:13 1089次阅读
    超大规模<b class='flag-5'>芯片</b><b class='flag-5'>验证</b>:基于AMD VP1902的S8-100原型<b class='flag-5'>验证</b><b class='flag-5'>系统</b>实测性能翻倍

    ESD技术文档:芯片级ESD与系统ESD测试标准介绍和差异分析

    ESD技术文档:芯片级ESD与系统ESD测试标准介绍和差异分析
    的头像 发表于 05-15 14:25 4007次阅读
    ESD技术文档:<b class='flag-5'>芯片级</b>ESD与<b class='flag-5'>系统</b><b class='flag-5'>级</b>ESD测试标准<b class='flag-5'>介绍</b>和差异分析

    硬件辅助验证(HAV) 对软件验证的价值

    硬件辅助验证 (HAV) 有着悠久的历史,如今作为软件驱动验证的必备技术,再度受到关注。 RISC-V 可能是说明这一点的最好例子。HAV 能够执行多个周期的软件驱动验证,是加速 RI
    的头像 发表于 05-13 18:21 1622次阅读

    新思科技硬件加速验证技术日即将来袭

    在AI、HPC、智能汽车高速迭代的驱动下,全球半导体行业正面临千亿门芯片设计复杂度与上亿行代码系统验证的双重压力。如何加快从芯片
    的头像 发表于 05-08 10:09 616次阅读

    概伦电子芯片级HBM静电防护分析平台ESDi介绍

    ESDi平台是一款先进的芯片级ESD(静电防护)验证平台,为设计流程的各个阶段提供定制化解决方案。该平台包括原理图
    的头像 发表于 04-22 10:25 907次阅读
    概伦电子<b class='flag-5'>芯片级</b>HBM静电防护分析<b class='flag-5'>平台</b>ESDi<b class='flag-5'>介绍</b>

    新思科技推出基于AMD芯片的新一代原型验证系统

    近日,新思科技宣布推出全新基于AMD Versal™ Premium VP1902自适应系统芯片(SoC)的HAPS®原型验证系统,以此进
    的头像 发表于 02-19 17:12 1150次阅读

    新思科技推出全新硬件辅助验证产品组合

    新思科技近日宣布,推出基于全新AMD Versal Premium VP1902自适应系统芯片(SoC)的HAPS原型验证系统,全新升级其
    的头像 发表于 02-18 17:30 1009次阅读

    新思科技全新升级业界领先的硬件辅助验证产品组合,助力下一代半导体与设计创新

    新思科技 (Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,推出基于全新AMD Versal™ Premium VP1902自适应系统芯片(SoC)的HAPS®原型验证
    发表于 02-18 16:00 470次阅读

    西门子Veloce硬件辅助验证平台升级

    西门子数字化工业软件日前宣布扩展其 Veloce™ 硬件辅助验证平台以支持 1.6 Tbps 以太网。作为西门子软件/硬件系统验证
    的头像 发表于 02-10 10:13 1055次阅读

    芯华章推出新一代高性能FPGA原型验证系统

    不断发展的SoC和Chiplet芯片创新,特别是基于RISC-V等多种异构处理器架构的定制化高性能应用芯片,对硬件验证平台的性能、容量、高速
    发表于 12-10 10:49 817次阅读
    芯华章推出新一代高性能FPGA原型<b class='flag-5'>验证</b><b class='flag-5'>系统</b>