后摩尔定律时代，Chiplet落地进展和重点企业布局

电子发烧友网报道（文/吴子鹏）几年前，全球半导体产业的重心还是如何延续摩尔定律，在材料和设备端进行了大量的创新。然而，受限于工艺、制程和材料的瓶颈，当前摩尔定律发展出现疲态，产业的重点开始逐步转移到如何超越摩尔定律，时代的定义也从摩尔定律时代过渡到了后摩尔定律时代。

后摩尔定律时代，先进封装和Chiplet技术被寄予厚望。近日，由博闻创意主办的第七届中国系统级封装大会(SiP China 2023)上海站成功举办，活动上来自三星、安靠、芯和半导体等企业代表畅聊先进封装和Chiplet技术，让我们感受到了产业的热度，也对产业进程有了很清晰的了解。

Chiplet落地步骤和落地进展

Chiplet的中文翻译为芯粒或小芯片。基于Chiplet的设计方案，从设计时就按照不同的计算单元或功能单元对其进行分解，系统中的不同组件在独立的裸片上设计和实现。从芯片制造的角度来看，引入Chiplet概念之后，CPU、存储器、模拟接口等功能单元可以灵活选择工艺，并形成一种真正的IP复用——这些IP不需要再走后端与物理设计、流片制造、封装测试等流程。虽然芯片制造不能摆脱对制程的依赖，但能够降低先进制程上大芯片的设计复杂度，进而提升设计效率和制造良率，并降低芯片设计制造的成本。

总结来说，对于大芯片设计来说，Chiplet能够在保证芯片设计PPA（性能、功耗和面积）指标的前提下，提升先进工艺的良率，并显著降低芯片内容错电路的规模。真正的IP复用也是一种高性价比方式。

因此，芯和半导体创始人&CEO 凌峰博士在《Chiplet产业的发展和现状》报告中指出，Chiplet是为了解决后摩尔定律时代，先进工艺制程逼近物理极限，芯片PPA提升放缓，经济效益降低等问题而应运而生的。

目前，Chiplet已经成功落地于高性能计算应用，AMD、英伟达、英特尔、苹果、谷歌、博通等公司均在自己的高性能运算芯片中使用了Chiplet技术，代表产品包括AMD EPYC CPU和英伟达 H100 GPU等。2023年，国际大厂多款基于Chiplet技术的大芯片落地，比如AMD在MI3000X和RX 7000X中均使用了这项技术。发展至今，无论是同构集成还是异构集成，AMD均已经有产品。

凌峰表示，目前已经有超过100款基于Chiplet技术的系统设计，其中44%应用于服务器/人工智能领域，14%应用于网络通信领域，13%应用于汽车电子领域。从封装类型来看，56%的Chiplet系统设计使用标准基板，先进EMIB的占比为18%，先进CoWos和先进CoWos硅中介的占比分别是12%和8%。

未来5年内多Chiplet系统设计将会实现5倍增长，并有四大发展趋势：

·趋势一：大规模高性能计算芯片推动Chiplet技术持续演进，面临的挑战与不足将逐步改善。
·趋势二：后摩尔定律时代，Chiplet架构的应用将由集群数据中心侧逐步向边缘和终端（手机、汽车等）下沉，算力普惠。
·趋势三：Chiplet技术让半导体产业生态更加开放多元，并催生新的协作模式和机遇。
·趋势四：全球供应链受复杂局势影响，助力加速Chiplet产业发展，自主创新与兼容互通是主旋律。

凌峰认为，Chiplet生态逐步走向成熟会分为四步。第一步是Chiplet全自研；第二步是接口标准制定；第三步是Chiplet外形规格标准；第四步是开放的Chiplet市场。很显然，目前我们还处于第二步向第三步迈进的过程中。

从UCIe 1.0到UCIe1.1

从凌峰的演讲不难看出，标准对于Chiplet发展是至关重要的。在SiP China 2023上海站，阿里云智能集团首席云服务器架构师，CXL和UCIe董事会成员陈健分享了UCIe标准发展的一些进展，并阐述了从UCIe 1.0到UCIe1.1的具体改进。

作为一种开放的小芯片/芯粒互连协议，UCIe由UCIe 联盟主导并发布，该联盟成员包括AMD、Arm、ASE、Google Cloud、英特尔等科技巨头。2023年8月，UCIe 联盟公开发布UCIe 1.1规范，为芯片生态系统提供有价值的改进。

陈健详细讲解了UCIe 1.1规范带来的新功能，包括将可靠性机制扩展到更多协议，支持更广泛的使用模型，等等。且UCIe 1.1规范完全向后兼容UCIe 1.0规范。

综合来看，UCIe 1.1规范带来了具有完整 UCIe堆栈的流协议的新用途，包括具有端到端链路层功能的同步多协议支持。在UCIe 1.0规范中，只有原始模式支持串流协议，仅用于传输层。UCIe 1.1规范增加了串流协议，支持flit模式，堆栈多路复用器支持在单个UCIe实例中使用多个协议的组合。

汽车行业更新是UCIe 1.1规范的关键更新，包括用于汽车用途的其他增强功能，如预测性故障分析和健康监测，以及实现更低成本的封装实施。为了满足汽车行业对高性能计算芯片的需求，UCIe 联盟还特别成立了新的汽车工作组。

Chiplet和系统集成方案

根据Yole的统计数据，2022年全球封测市场规模为815.0亿美元，同比增长4.9%，预计到2026年市场规模有望达961.0亿美元，2022年-2026年CAGR为4.2%。SiP China 2023上海站上，应用于Chiplet领域的系统集成技术也是一大亮点，包括安靠和三星等头部企业都展示了自己的相关方案。

和Chiplet搭配，让产业界对于先进封装的重视程度更胜以往。先进封装与Chiplet是两个概念，但采用Chiplet的芯片大概率会采用先进封装。反过来说，先进封装能够赋能Chiplet技术更好地发展。

安靠作为第二大封测龙头厂商，一直致力于开发包括硅通孔、穿塑通孔、铜柱、铜混合键合等在内的技术工艺，目前主要有WLCSP、WLFO、WL3D、DSMBGA、AiP/AoP和 SWIFT/HDFO六大先进封装技术。一般来说，S-SWIFT设计有4个RDL(RDL优先、芯片后上)结构，第1和第3层用于信号路由，第2层充当接地层。第4层则有多种用途，作为某个平面或用于铜柱 (CuP) 互连。

SWIFT封装可以支持30到80微米凸块节距(典型)，第1-4 RLD层的线宽/线距为2/2微米。安靠的一些客户考虑使用SWIFT技术来集成ASIC和小芯片(SerDes、HBM及其他)。凭借其出色的电属性和灵活性，SWIFT技术还是晶片分割模块的理想选择。

三星电子总监吴政达博士则主要介绍了三星的先进封装技术(AVP)。根据他的介绍，AVP业务团队利用三星在存储器、逻辑芯片（系统LSI）和晶圆代工方面的前沿专业知识，为高性能、低功耗芯片提供先进的2.5D和3D封装解决方案，使芯片的性能表现远远超过各部件的简单累加。

三星AVP之所以能推动半导体行业进入“超摩尔定律时代”，背后的“秘密武器”是异构集成技术，这种先进封装技术将多个芯片水平和垂直连接在一起。利用先进的异构集成技术，三星AVP可将多个存储器和逻辑芯片集成到单一封装中。相比传统的分离式芯片组设计，集成式封装芯片组速度更快、效率更高、适应性更强，同时生产成本更低。

当然，在SiP China 2023上海站上，很多嘉宾都提到，2.5D/3D封装和Chiplet的结合依然有很大挑战。比如，芯片必须保证在更小的封装空间内对更小尺寸的 Chiplet 芯片进行封装，需要有很高的封装造诣；如何用最佳的方式连接die并合理走线，也会带来一些系统设计难题；如何进行合理的热管理、散热管理，如何实现芯片整体的高温稳定性，这些都具有挑战性，等等。

结语

Chiplet技术的发展让半导体产业界能够重耕制造工艺和IP，也帮助降低基于先进制程的大芯片的复杂度，让芯片设计重新变得经济高效。因此，Chiplet技术是后摩尔定律时代的关键技术之一。从SiP China 2023上海站能够看出，目前Chiplet技术已经取得了积极的进展，不过未来依然任重道远。