0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

如何轻松搞定高性能Multi-Die系统?

新思科技 来源:新思科技 2023-12-19 17:24 次阅读

2D芯片设计中通常为二阶或三阶的效应,在Multi-Die系统中升级为主要效应。考虑到此类复杂架构中存在许多相互依赖关系,上述现象并不奇怪。例如,一个裸片的散热可能会影响其旁边组件乃至整个系统的性能。此外,由于散热变得更加困难,3D设计中的热和功率传输问题会更加严重。类似地,来自一个小芯片的信号完整性问题(串扰和电磁干扰等)可能会影响整个系统。诸如此类的大量多物理场效应会妨碍Multi-Die系统的性能。

从单片式SoC转变到Multi-Die系统,需要考虑许多新的因素。在Multi-Die这个新领域,开发者无法将封装或单个裸片在整个系统中分开看待。为了获得理想的系统并加速流程收敛,从技术到裸片和封装,都必须着眼于整个系统,而且要在紧密集成的多目标分析的指导下进行协同优化。我们将这种密切配合的方法称为系统技术协同优化(STCO)。

STCO最好从构思系统之初就开始进行。从可行性研究和架构规划,到实现和签核,将多物理场效应考虑在内的裸片/封装全面协同设计方法对于设计成功至关重要。我们将在下文中进一步介绍协同设计和协同优化的重要性。

多个裸片的集成会形成相互依赖关系

为了满足高性能计算(HPC)和人工智能AI)等工作负载密集型应用对性能、功耗和面积(PPA)的要求,市场对Multi-Die系统的需求日益增长。Multi-Die系统在单个封装中集成了多个包含不同类型电路的裸片,这是一种加速系统功能扩展的有效方法。有了关键性能指标(KPI),开发者就可以相应地规划具体的系统和组件。

单片式SoC中虽然也存在多物理场效应,但通常可以预先建模和分析,并通过设计调整来解决。而对于Multi-Die系统,这些效应不加以解决的话,会对整个系统造成更大的损害。

例如:

由于众多裸片通过Die-to-Die接口相互通信,系统变得更容易受到电磁干扰(EMI)和串扰等信号完整性问题的影响

散热问题上升为最主要的问题,因为系统中的所有裸片以及它们之间的互连都可能会积聚热量,从而影响系统的性能和/或时序

系统配电网络一方面要减轻EMI等影响,另一方面要提供整个芯片系统所需的电力,因此其鲁棒性至关重要

芯片制造、组装和封装产生的机械应力会影响系统的电气性能

系统各个裸片的工艺变化会影响系统性能

为了解决这些效应和影响,开发者必须在Multi-Die系统的背景下进行系统分析,检查所有物理方面和相互作用,以验证和优化系统。从电气和热效应到结构力学,多种属性必须一起进行仿真,以识别系统层面的电源和信号完整性影响。为此,需要用到统一的STCO解决方案,以提供全面的设计收敛,使每立方毫米的PPA达到最优水平。

尽早了解设计权衡

STCO开始于开发者设计规划架构之初。在团队确定系统的组件以及应当如何对所有组件进行分区时,团队需要能够进行假设分析以了解设计权衡。当转向实现时,架构的粒度越细,设计收敛到签核的过程就越顺利。在早期设计阶段,可获得的信息有限;但是,系统原型设计有助于回答以下几个问题:需要多少个裸片?裸片应该如何堆叠?系统中新旧节点混用有哪些利弊?配电网络应该如何设计?可能会出现什么样的散热问题?当团队得到一个满足要求的架构时,便可从可行性研究中获取输出,并转入系统规划和原型构建。

新思科技Multi-Die系统解决方案为实现快速的2.5D和3D异构集成提供了一个综合平台以支持STCO方法,帮助回答上述的假设分析问题。该解决方案通过以下两个关键组成部分解决多物理场效应:

新思科技3DIC Compiler Multi-Die/封装协同设计和协同优化平台,提供建模功能和相关数据点,可指导开发系统版图规划以实现目标PPA。3DIC Compiler基于新思科技数字设计系列的Fusion标准单数据模型构建,提供一个完整的架构到签核平台。

设计分析和签核技术,解决静态时序、信号完整性、电源完整性、散热、寄生效应和电迁移/IR压降问题。3DIC Compiler和新思科技签核解决方案与Ansys RedHawk-SC电热多物理场技术相集成,为2.5D/3D Multi-Die系统提供多物理场电源完整性、信号完整性、热完整性和机械应力仿真与分析。

由于Multi-Die系统解决方案的各组成部分紧密集成,开发者可以及早发现并解决问题,实现更高的良率。不同的工具可以用于各个方面的分析,但如果这些工具衔接得不好,就可能会错过重要的“危险信号”,导致开发者可能不得不在接近流片时才发现问题,此时再解决问题所花费的成本要高得多。新思科技不断评估新出现的Multi-Die系统效应,并相应地增强旗下的解决方案。

总结

在Multi-Die系统中,开发者必须从系统的角度解决多物理场效应,设计和优化过程要考虑所有相互依赖关系。通过运用系统技术协同优化方法,并结合集成的可扩展协同设计、分析和签核解决方案,开发者将能够更高效地实现Multi-Die系统的PPA目标。





审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片设计
    +关注

    关注

    15

    文章

    900

    浏览量

    54420
  • 电磁干扰
    +关注

    关注

    36

    文章

    2049

    浏览量

    104749
  • 人工智能
    +关注

    关注

    1776

    文章

    43899

    浏览量

    230638
  • HPC
    HPC
    +关注

    关注

    0

    文章

    279

    浏览量

    23419

原文标题:多物理场效应不是事儿!如何轻松搞定高性能Multi-Die系统?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    关于2024年Multi-Die系统设计的四个重要预测

    ChatGPT等应用作为生活中不可或缺的工具,需要海量数据才能维持正常运转。
    的头像 发表于 01-11 09:29 299次阅读

    数据中心CPU芯粒化及互联方案分析-PART2

    随着核心数量的增长和多die模式的流行,过去几年中,各大计算芯片企业逐渐从Multi-Die模式转向Central IO Die模式。以 IO Die 为代表的新兴互联技术正在打破芯片
    的头像 发表于 12-20 18:51 982次阅读
    数据中心CPU芯粒化及互联方案分析-PART2

    Multi-Die系统验证很难吗?Multi-Die系统验证的三大挑战

    在当今时代,摩尔定律带来的收益正在不断放缓,而Multi-Die系统提供了一种途径,通过在单个封装中集成多个异构裸片(小芯片),能够为计算密集型应用降低功耗并提高性能
    的头像 发表于 12-12 17:19 690次阅读

    学会这4招,轻松搞定开关电源EMI

    学会这4招,轻松搞定开关电源EMI
    的头像 发表于 12-05 16:57 300次阅读
    学会这4招,<b class='flag-5'>轻松</b><b class='flag-5'>搞定</b>开关电源EMI

    Multi-Die系统,掀起新一轮技术革命!

    利用Multi-Die系统能实现异构集成,并且利用较小Chiplet实现更高良率,更小的外形尺寸和紧凑的封装,降低系统的功耗和成本。Ansys半导体产品研发主管Murat Becer指出:“3DIC正在经历爆炸性增长,我们预计今
    的头像 发表于 11-29 16:35 333次阅读

    Chiplet需求飙升 为何chiplet产能无法迅速提高?

    制造2D和2.5D multi-die的技术已存在了近十年。然而,在Generative AI时代来临之前,chiplet的需求一直萎靡不振
    的头像 发表于 10-23 15:11 552次阅读
    Chiplet需求飙升 为何chiplet产能无法迅速提高?

    降低112G以太网PHY IP集成风险的5种方法

    为了满足人工智能(AI)、高性能计算(HPC)、电信、4K视频流媒体等各种高带宽、低延迟应用的需求,超大规模数据中心正在快速发展。此类应用依托新一代Multi-Die系统、AI加速器和机器学习(ML
    的头像 发表于 10-18 13:59 365次阅读
    降低112G以太网PHY IP集成风险的5种方法

    VCS:助力英伟达开启Multi-Die系统仿真二倍速

    但是,Multi-Die系统开发本身也有挑战,验证方面尤其困难重重。验证过程必须非常详尽,才能发现严重错误并实现高性能设计。因此,2.5D或3D芯片技术对验证过程的影响可能超乎人们的想象。
    的头像 发表于 09-26 17:38 756次阅读
    VCS:助力英伟达开启<b class='flag-5'>Multi-Die</b><b class='flag-5'>系统</b>仿真二倍速

    如何成功实现Multi-Die系统的方法学和技术

    Multi-Die系统的基础构建,亦是如此,全部都需要细致入微的架构规划。 对于复杂的Multi-Die系统而言,从最初就将架构设计得尽可能正确尤为关键。
    的头像 发表于 09-22 11:07 383次阅读

    从基板到硅桥:EMIB如何提升集成电路的性能

    ——嵌入式多互连桥接(EMIB,Embedded Multi-die Interconnect Bridge)技术应运而生。
    的头像 发表于 09-11 09:27 1701次阅读
    从基板到硅桥:EMIB如何提升集成电路的<b class='flag-5'>性能</b>

    多芯片系统成功的关键:保证可测试性

    近年来,随着摩尔定律的放缓,多芯片系统Multi-die)解决方案崭露头角,为芯片功能扩展提供了一条制造良率较高的路径。
    的头像 发表于 08-16 14:43 670次阅读
    多芯片<b class='flag-5'>系统</b>成功的关键:保证可测试性

    SLM:守护高性能计算与数据中心SoC的每一步

    各个领域的计算结果,而云数据中心则是确保数字生活正常运行的基础支柱。在当今时代,数据不仅在数量上远超以往,还面临着需要进行远距离高速传输的挑战。随着芯片制程节点不断微缩,逐渐逼近制造领域的极限,Multi-Die系统应运而
    的头像 发表于 08-10 17:40 284次阅读

    设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统

    如今,从数据中心到边缘层,再到万物智能网络的深处,先进的Multi-Die系统实现了前所未有的性能水平。Multi-Die系统不是通用的单体
    的头像 发表于 07-14 17:45 689次阅读

    爱“拼”才会赢:Multi-Die如何引领后摩尔时代的创新?

    摩尔定律逼近极限,传统的单片半导体器件已不再能够满足某些计算密集型、工作负载重的应用程序的性能或功能需求。如何进一步有效提高芯片性能同时把成本控制在设计公司可承受的范围内,成为了半导体产业链一致的难题。 对此,新思科
    的头像 发表于 06-12 17:45 248次阅读
    爱“拼”才会赢:<b class='flag-5'>Multi-Die</b>如何引领后摩尔时代的创新?

    Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片

    Express (UCIe) PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分,它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接,并提供高带宽、低功耗和低延迟
    的头像 发表于 05-25 06:05 502次阅读