0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

信号上升沿对EMI的影响

电磁兼容EMC 来源:EMC密码 2023-12-14 09:12 次阅读

案例摘自郑军奇专著《EMC设计与测试案例分析》第三版

问题描述:

某汽车零部件产品电机驱动器,在进行传导骚扰测试时,发现没有通过,下图是该电机驱动器的传导骚扰测试结果:

wKgaomV6VsOAFxfdAAJI50hotbU636.jpg

图1 某电机驱动器的传导骚扰测试结果

在驱动的功率管的DS级之间并联电容后,测试通过。增加电容后的变频电机驱动器的传导骚扰测试结果如下图2所示:

wKgZomV6VsOAStPEAAJF8IUbZ6o963.jpg

图2 增加电容后的电机驱动器的传导骚扰测试结果

原因分析:

图3是驱动器产生EMI问题的原理图。图3中驱动器的驱动信号线与参考接地板之间存在寄生电容,该寄生电容与参考接地板、LISN、电源线、变频器本身电路组合成一条共模回路,当驱动器的信号电流流过LISN时,即产生传导骚扰。

wKgaomV6VsOAS4vfAAG7KwbaRlE579.jpg

图 3 变频驱动器产生EMI问题的原理图

驱动器的输出信号假设为矩形波,根据傅里叶变换,矩形波由无限多个正弦波叠加而成,这些正弦波即为矩形波的基波即各次的谐波分量。根据傅里叶变换理论,矩形波的低次谐波分量的幅度随着谐波次数的变高呈线性衰减,高次谐波分量的幅度随谐波次数的变高呈平方衰减。谐波分量的幅度为线性衰减与平方衰减的转折点为1/ΠTr,如上升沿时间10ns,对应的转折点约30MHz。案例中,当功率管的D、S两极间并联电容后,对于功率管输出的信号电压波形,实质上改变的主要是信号电压波形的上升沿时间,即上升沿时间变长。

而上升沿时间变长后(案例中原上升沿时间为10ns,并联电容后下降为50ns),谐波分量的幅度为线性衰减与平方衰减的转折点为1/ΠTr的值变小(即从原来的30MHz下降为6MHz),矩形波的谐波分量的幅度随着谐波次数或频率更早的进入平方衰减区域,使得高次谐波的幅度变小。高次谐波的幅度变小后,按原理图所示相应的共模电流也变小,传导骚扰也变低。

思考与启示:

上升沿时间与信号的高次谐波的幅度有非常大的关系,而低次谐波的幅度与上升沿时间无关,当产品周期性工作信号的高次谐波频点EMI超标时,降低产品周期性工作信号源的上升沿时间是非常有效的措施;

功率电路中,D、S两极间并联电容或在G极上串联电阻、磁阻都可增大功率管输出信号的上升沿时间,D、S两极间并联的电容值大小与高次谐波幅度的降低无直接的关系,应该考虑电容值大小与上升沿时间的关系

时钟线上并联电容,也可增大时钟信号线电压波形的上升沿时间,减小时钟信号高次谐波的幅度,降低时钟信号产生的EMI水平







审核编辑:刘清

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 驱动器
    +关注

    关注

    51

    文章

    7308

    浏览量

    142943
  • emi
    emi
    +关注

    关注

    53

    文章

    3445

    浏览量

    125513
  • 寄生电容
    +关注

    关注

    1

    文章

    279

    浏览量

    18958
  • 变频电机
    +关注

    关注

    4

    文章

    205

    浏览量

    22760
  • 电机驱动器
    +关注

    关注

    15

    文章

    594

    浏览量

    63992

原文标题:经典案例:信号上升沿对EMI的影响[20231214]

文章出处:【微信号:EMC_EMI,微信公众号:电磁兼容EMC】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    方波上升沿下降沿问题

    有一个方波信号,如何得到它的上升沿时间和下降沿时间,最大值和最小值这几个量,lv中前两个有没有直接的控件能够得到结果,没有控件该怎么样才能得到方波的
    发表于 07-10 22:41

    电源上升沿如何检测?

    各位大拿,请教一下:如果想检测电源(24V)上升沿,怎么样简单有效的实现?最好是:当检测到电源上升沿时,输出一个高或者低脉冲,脉冲宽度为2、3ms级别,可通过阻容配置调整。注:1)只检
    发表于 08-07 22:39

    Labview怎么使用上升沿和下降沿

    `Labview中怎么使用和PLC一样用布尔信号上升沿和下降沿触发一个事件!`
    发表于 02-20 13:08

    上升沿问题

    在这里上升沿为什么不是由0到1,而是由1到0,而且调试的时候前面的没有问题,后面的就会乱闪??求教!!!!!在这里上升沿为什么不是由0到1,而是由1到0,而且调试的时候前面的没有问题,
    发表于 04-27 13:24

    FPGA之上升沿检测

    ;signal_in,//待检测信号输入;rising_flag//上升沿标; );input clk;inputsignal_in;input rest_n;outputrising_flag
    发表于 04-03 19:15

    方波上升沿里面全是毛刺

    用FPGA做数字频率计 捕捉上升沿低频部分的方波是靠比较器产生的 LM339KHz级别还好Hz级的信号 频率越低 示波器拉开看 产生的信号上升
    发表于 06-28 18:31

    计算波形图中上升沿和下降沿的个数及上升沿和下降沿的时间。

    抛砖引玉,提供一个简易程序,这个程序如果数据最后是保持在下降沿,那么此程序没有问题。如果数据最后处于上升沿,则程序的下降沿个数是错误的,想想即可做出来正确的程序。如果各位在测控程序编写
    发表于 11-23 09:36

    Labview捕捉Bool变量的上升沿和下降沿

    很多人在程序中可能会用到需要捕捉某个信号上升沿或者下降沿, 比如需要对一个脉冲信号进行计数或者需要计算
    发表于 09-04 11:49

    如何减小上升沿时间

    如何减小脉冲信号上升沿时间,求大神指教 (实际电路产生的脉冲信号不可能跟PWM波一样,从低电平到高电平肯定会有一个上升时间,如何让这个
    发表于 09-28 09:56

    LabView向PLC输出上升沿信号

    0->1这样的变化无法触发相关的程序,即使跳过R10的上升沿代码,直接为对应的输出赋值也无法使程序正常运行,请问大神,如何通过LabView的共享变量为PLC对应软元件输出一个上升沿
    发表于 10-10 15:05

    FPGA如何检测时钟信号上升沿

    如何检测clk信号上升沿?请给出一些建议。谢谢。以上来自于谷歌翻译以下为原文We always use 'always@(posedge clk)' in the verilog codes
    发表于 05-23 09:32

    上升沿检测电路的原理是什么

    上升沿检测电路的原理:输入信号d,经过一拍的延迟后,产生delay信号,将dout=d&(~delay)的结果当作是有上升
    发表于 01-17 06:51

    CH579M能捕捉信号上升沿下降沿吗,有例程吗 ?

    CH579M 这款单片机 能捕捉信号上升沿下降沿吗,有例程吗
    发表于 08-02 06:42

    在时序电路里如何利用一个信号上升沿和下降沿采样数据呢?

    外部输入一个周期信号和一个数据,我要利用这个周期信号上升沿和下降沿采样数据。除了利用高频时钟去检测周期
    发表于 05-10 10:35

    在时序电路里如何利用一个信号上升沿和下降沿采样数据呢?

    外部输入一个周期信号和一个数据,我要利用这个周期信号上升沿和下降沿采样数据。除了利用高频时钟去检测周期
    发表于 05-10 10:36