0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence EMX 3D Planar Solver 通过 Samsung Foundry 8nm LPP 工艺技术认证

Cadence楷登 来源:未知 2023-11-15 15:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

优势

1

EMX 3D Planar Solver 助力客户实现准确、高容量的 EM 分析,确保硅流片一次成功,加快产品上市

2

EMX 3D Planar Solver 以出色的结果达到三星认证标准

中国上海,2023 年 11 月 15 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,CadenceEMX3D Planar Solver 现已通过 Samsung Foundry 的 8nm Low Power Plus(LPP)先进制程工艺认证。EMX Solver 是市面上首个获得此认证的电磁(EM)求解器,成功达到三星的各项认证标准。双方的共同客户可以安心使用 EMX Solver 用于先进节点设计,进行高度准确的高容量 EM 分析,避免不良寄生效应和串扰效应。Cadence 和 Samsung Foundry 此次最新合作将助力客户实现硅流片一次成功,更快将新产品推向市场。

要想顺利完成模块级和芯片级分析及签核,拥有一个经过代工厂认证的 EM 建模引擎非常重要。精确的 EM 模型是设计前沿应用 IC 的基础。三星在认证过程中制造并测量了各种配置的电感器,EMX Solver 在所有类别中都表现出了极高的准确度。

有了 EMX Solver,客户可以仿真大型电路模块,分析无源元件的 EM 行为特性,并分析片上寄生效应。该求解器可以分析先进节点工艺的制造效果,包括与宽度和间距有关的效果。EMX Solver 与所有 Virtuoso产品一起无缝集成在 Cadence 定制/模拟设计流程中,包括基于 AI Virtuoso Studio,以及 Virtuoso Analog Design Environment 和 SpectreRF Option

“通过与 Cadence 的长期合作,我们为客户提供了其所需的强大工具,实现先进节点设计硅流片一次成功,”三星电子代工设计技术团队副总裁兼主管 Sangyun Kim 说道,“我们之间建立了稳定的合作关系,确保客户可以使用 EMX 3D Planar Solver 加速完成我们 8nm LPP 制程技术的设计收敛。”

“如今的先进制程节点设计必须能够克服串扰效应,”Cadence 全球副总裁兼多物理场仿真事业部总经理 Ben Gu 说道,“准确、高容量的 EM 分析非常重要,可以保护这些设计免受不良寄生效应的影响。Cadence EMX 3D Planar Solver 进行的 EM 分析不仅是业界的黄金标准,现在更是通过了三星的认证,因此我们的共同客户可以继续信心十足地采用先进技术完成设计。”

EMX 3D Planar Solver 支持 Cadence 智能系统设计(Intelligent System Design)战略,旨在实现系统级芯片(SoC)卓越设计和系统创新。

有关 EMX 3D Planar Solver 的更多信息,请访问

www.cadence.com/go/EMXSolverCertification

(您可复制至浏览器或点击阅读原文打开)

关于 Cadence

Cadence 是电子系统设计领域的关键领导者,拥有超过 30 年的计算软件专业积累。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子、工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续九年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 www.cadence.com。

2023 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。

往期推荐

Cadence 推出 EMX Designer,在片上无源元件综合上提供超过 10 倍的性能提升

Cadence 加强其 Tensilica Vision 和 AI 软件合作伙伴生态,为先进的汽车、移动、消费和物联网应用提供更好的支持

Cadence 推出 Allegro X AI,旨在加速 PCB 设计流程,可将周转时间缩短 10 倍以上

wKgZomVUeoaAX_2QAACJT_z-Oyc071.png

wKgZomVUeoaAYbDdAAHs5iO2THQ565.png                                


原文标题:Cadence EMX 3D Planar Solver 通过 Samsung Foundry 8nm LPP 工艺技术认证

文章出处:【微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1024

    浏览量

    147290

原文标题:Cadence EMX 3D Planar Solver 通过 Samsung Foundry 8nm LPP 工艺技术认证

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    3D NAND中的Channel Hole工艺介绍

    Channel Hole(沟道通孔)是3D NAND闪存制造中的核心工艺步骤。它是指在垂直堆叠的多层栅极或介质层中,刻蚀出贯穿整个堆叠结构的细长通孔。这些通孔从顶层延伸至底层,垂直于晶圆表面,穿过上百层存储单元。
    的头像 发表于 04-14 11:43 198次阅读
    <b class='flag-5'>3D</b> NAND中的Channel Hole<b class='flag-5'>工艺</b>介绍

    2D、2.5D3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续芯片性能提升的关键路径。本文将从技术原理、典型结构和应用场景三个维度,系统剖析2
    的头像 发表于 01-15 07:40 1117次阅读
    2<b class='flag-5'>D</b>、2.5<b class='flag-5'>D</b>与<b class='flag-5'>3D</b>封装<b class='flag-5'>技术</b>的区别与应用解析

    简单认识3D SOI集成电路技术

    在半导体技术迈向“后摩尔时代”的进程中,3D集成电路(3D IC)凭借垂直堆叠架构突破平面缩放限制,成为提升性能与功能密度的核心路径。
    的头像 发表于 12-26 15:22 909次阅读
    简单认识<b class='flag-5'>3D</b> SOI集成电路<b class='flag-5'>技术</b>

    技术资讯 I 多板系统 3D 建模,提升设计精度和性能

    本文要点了解3D建模流程。洞悉多板系统3D建模如何提高设计精度、性能和成本效益。掌握3D建模在制造工艺中的优势。在PCBA领域,仿真与建模是实现精准高效设计的基石。在量产前构建并复用原
    的头像 发表于 11-21 17:45 2636次阅读
    <b class='flag-5'>技术</b>资讯 I 多板系统 <b class='flag-5'>3D</b> 建模,提升设计精度和性能

    半导体“HBM和3D Stacked Memory”技术的详解

    3D Stacked Memory是“技术方法”,而HBM是“用这种方法解决特定问题的产品”。
    的头像 发表于 11-07 19:39 6654次阅读
    半导体“HBM和<b class='flag-5'>3D</b> Stacked Memory”<b class='flag-5'>技术</b>的详解

    SOI工艺技术介绍

    在半导体行业持续追求更高性能、更低功耗的今天,一种名为“SOI(Silicon-On-Insulator)”的工艺技术逐渐成为行业焦点。无论是智能手机、自动驾驶汽车,还是卫星通信系统,SOI技术都在幕后扮演着关键角色。
    的头像 发表于 10-21 17:34 2539次阅读
    SOI<b class='flag-5'>工艺技术</b>介绍

    Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术

    上市周期,以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作,推出全球领先的半导体产品。
    的头像 发表于 10-13 13:37 2440次阅读

    iTOF技术,多样化的3D视觉应用

    视觉传感器对于机器信息获取至关重要,正在从二维(2D)发展到三维(3D),在某些方面模仿并超越人类的视觉能力,从而推动创新应用。3D 视觉解决方案大致分为立体视觉、结构光和飞行时间 (TOF)
    发表于 09-05 07:24

    3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用

    光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm及以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦显微镜凭借非
    的头像 发表于 08-05 17:46 1388次阅读
    <b class='flag-5'>3D</b> 共聚焦显微镜 | 芯片制造光刻<b class='flag-5'>工艺</b>的表征应用

    TSV技术的关键工艺和应用领域

    工艺等多种类型。部分工艺需根据2.5D/3D封装的特定要求进一步发展,例如3D封装中的引线键合技术
    的头像 发表于 08-05 15:03 3629次阅读
    TSV<b class='flag-5'>技术</b>的关键<b class='flag-5'>工艺</b>和应用领域

    EtherCAT科普系列(17):EtherCAT技术在多自由度 3D 打印领域应用

    3D打印技术即三维快速成型打印技术,是一种新型增材制造方式。区别于传统的“减材制造技术”,3D打印通过
    的头像 发表于 07-28 11:53 2514次阅读
    EtherCAT科普系列(17):EtherCAT<b class='flag-5'>技术</b>在多自由度 <b class='flag-5'>3D</b> 打印领域应用

    3D AD库文件

    3D库文件
    发表于 05-28 13:57 6次下载

    Cadence携手台积公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动 AI 和 3D-IC芯片设计发展

    同时宣布针对台积公司 N3C 工艺的工具认证完成,并基于台积公司最新 A14 技术展开初步合作 中国上海,2025 年 5 月 23 日——楷登电子(美国
    的头像 发表于 05-23 16:40 2007次阅读

    赋能个性化表达!eSUN易生3D打印材料在时尚设计领域的应用

    3D打印技术可以突破传统材料和工艺的限制,为用户提供个性化且高效便捷的使用体验。从华丽的T台到人们的日常生产生活,3D打印技术都正在发挥更大
    的头像 发表于 05-20 14:11 935次阅读
    赋能个性化表达!eSUN易生<b class='flag-5'>3D</b>打印材料在时尚设计领域的应用

    答疑 | 3D打印的模型能当日常餐具使用吗?这安全吗?

    有些爱好3D打印的朋友好奇地咨询过一个问题:3D打印的餐具能拿来装水吃饭吗?会不会有毒啊?这安全吗? JLC3D小编直接敲黑板:别急着用!材料和工艺搞不对,真的不行!不行! 目前市面常
    发表于 05-20 11:43