0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

创新“ 修正” 通往 DOCSIS 4. 0 的路径

jf_pJlTbmA9 2023-10-24 14:53 次阅读

在一个我们越来越多地在虚拟空间工作、学习、购物和玩耍的世界中,对上游连通的需求正在成倍增长。 多个系统操作员(MSO)已经看到他们共同轴心网络的能力 — — 以及他们的客户 — — 已经从实施“数据过电缆服务接口规格 ” ( DOCSIS ) 3.1中受益。 DOCSIS使得现有混合纤维-轴心基础设施的高带宽数据传输成为可能。

DOCSIS 3.1已将该行业提高到1.2千兆赫,但是,如果MOS要跟上全世界消费者的需求,针头需要提高速度和速度。 扩展频谱DOCSIS 4.0将进一步将频率提高到1.8千兆赫,这是支持传统捍卫民主阵线氢氟碳化合物网络更高上游数据率的建筑结构的下一步。

有了DOCSIS 4. 0的核准,我们就可以指望它的支持和设备在2024年初开始装运。 这个版本定义了四个新的分割,扩大了频谱范围,这可能导致令人兴奋的新应用。 上传重活动,如现场流和内容创建将大大加快。 但是,它也给开发商建造上游应用的扩增器带来了挑战,因为它们现在需要支持更高的频段。

“短期乐队分裂项目将开始让位于长期的DOCSIS 4.0升级,特别是在北美市场,在北美市场,操作者正寻求提高能力,并跟上纤维ISP的步伐。” 副总裁兼Dell'Oro集团分析员Jeff Heynen说,“这些升级将大大增加光学节点、放大器和被动设备,包括水龙头和硬线分裂器的开支,”又说“这些升级将大大增加光学节点、放大器和被动设备,包括水龙头和硬线分割器的开支。”1 .

这个博客提供《科尔沃设计峰会》网站的节录,利用灵活结构满足DOCSIS 4.0 高带宽上游要求这解释了DOCSIS 4. 0及其新的上游选项, 并讨论了数据输送量和带宽考虑。如何提高CATV放大器的下游带宽和上上游能力并提高其效率,这绝对值得检查, 特别是如果你在研究下一代技术 和推动这些技术的进步。

DOCSIS 4. 0 频谱选项

DOCSIS 4. 0 频谱选项比以前的迭代大为改善。 有了这个最新版本,用户现在可以享受最多10千兆比特的下载速度和最多6千比特的上传速度,这大大加快了速度,大大提升了延缓速度。 为了加快速度, DOCSIS 4. 0 还包括扩展频谱技术,将上游频谱扩大到684兆赫,下游频谱扩大到1.8千兆赫。 这一扩大频谱为数据传输开辟了更大的路径,使得数据传输速度更快、效率更高。

扩展频谱在DOCSIS4.0中提供了四个新的分解选项,增加了执行灵活性,增加了超高分解。使用频率分解(DFD),将上游和下游分开。具体使用案例的性质将决定哪些分解对上游和下游需求有利。

使用 96 MHz 区块 Orthogoal Connical Division 多重访问(OFDMA ) , 让多个客户共享一条上游接入通道,使用时间划分的多种访问格式技术。 操作员可以选择最适合其需要的分割。 204 MHz 和 396 MHz的分割很可能最为流行,提供了2.5 - 3.0 Gbps上游和10 Gbit/sec下游的合理平衡率。

DOCSIS 技术革新

Qorvo为DOCSIS 3.0、DOCSIS 3.1和DOCSIS 4.0提供了完整的RF解决方案组合,并利用其广泛的工业经验提供支持,以加快设计、制造和测试。

对于下游应用,其用于DOCSIS3.1和FDX DOCSIS4.0网络高功率纤维深度应用的最新产品是QPA3260或QPA3246电源双重混合体,它提供最高线性输出功率,最高至1.2千兆赫;对于捍卫民主阵线DOCSIS4.0,QPA3314电源双重混合体相当于支持1.8千兆赫所需的应用;QPA3260、QPA3246和QPA3314以工业领先的线性提供23 dB收益。

Qorvo的专用制造业务支持了每年生产数百万件产品所需的高级自动化水平,以及CATV市场所要求的质量和可靠性;此外,该公司对CATV系统的测试非常全面,产品具体;为了确保一贯质量和可靠性,Qorvo在其CATV混合放大器生产的100%中安装了小型信号和扭曲测试;此外,测试包括多载体(复合)扭曲测试,包括遗留的模拟装货或用单载器QAM或ODM频道进行的最新数字装货。

对于上流应用, Qorvo 提供了一种构件方法, 使客户可以在终端应用中将设备安装到需要的地方。 这些装置包括小形式因子、 低电耗放大器加上减速器、 平衡器和开关。 它们使MOSOs能够提供5兆赫至684兆赫的全带宽, 在任何分割时满足 DOCSIS 4. 0 的要求 。

Qorvo的装置系列包括单端和差分放大器,可以覆盖DOCSIS的整个上游波段。Qorvo还提供一组由电压控制的加速器和数字级加速器。有创意的上游变异平衡器系列以线性或有线补偿版本提供。预定于2024年释放的新装置对于低于396兆赫的分解和反向电缆补偿选项提供的损失要少得多。

wKgaomUvqLaAIP7aAAEsYybGqjY086.png

图2. Qorvo的 " 构件 " 方法使MOSO能够提供DOCSIS 4.0和其他扩展频谱应用。

为新应用铺路

总的来说,DOCSIS 4.0预计将大大改善有线网络基础设施,使范围广泛的应用能够要求更快的互联网速度、提高能力和提高网络效率。

DOCSIS 4.0设计放大器需要仔细考虑若干要求:频率范围提高、输出功率提高、噪音性能提高。利用灵活结构满足DOCSIS 4.0 高带宽上游要求和白皮书,如何提高CATV放大器的下游带宽和上上游能力并提高其效率更详细地解释如何满足这些更高的上游需求。

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 频谱
    +关注

    关注

    7

    文章

    847

    浏览量

    45131
  • DOCSIS
    +关注

    关注

    0

    文章

    11

    浏览量

    8505
收藏 人收藏

    评论

    相关推荐

    浪潮信息IPF24: 发展人工智能+,创新需要激发活力、拓展路径、加速落地

    北京2024年4月18日 /美通社/ -- 4月17日,浪潮信息在北京举办的生态伙伴大会IPF2024上提出,发展人工智能+,要坚持"以应用为导向,以系统为核心",着重激发创新活力、拓展创新路径
    的头像 发表于 04-18 21:19 113次阅读
    浪潮信息IPF24: 发展人工智能+,<b class='flag-5'>创新</b>需要激发活力、拓展<b class='flag-5'>路径</b>、加速落地

    全局路径规划RRT算法原理

    通往目的地的安全和无碰撞的路径路径规划问题可以分为两个方面: (一)全局路径规划:全局路径规划算法属于静态规划算法,根据已有的地图信息(
    的头像 发表于 11-24 15:57 445次阅读

    创新“放大”通向DOCSIS 4.0之路

    DOCSIS 4.0正在将上行频谱推向曾被视为下行频谱的领域,其定义的四个全新分频将频谱范围从5MHz一直延伸至684MHz——这也给上行应用放大器的设计带来了挑战…… 在这个世界上,我们越来越多
    的头像 发表于 11-16 12:10 246次阅读
    <b class='flag-5'>创新</b>“放大”通向<b class='flag-5'>DOCSIS</b> 4.0之路

    【LuckFox Pico 开发板免费试用】4.纯终端Windows下SDK编译

    就安装好了 3. 虚拟机的常规配置 桥接网卡 USB3.0 共享剪切板 4. SSH登录 以上步骤将虚拟机安装成功。为了实现纯终端操作SDK,我们需要配置一下SSH。 启动luckfox虚拟机
    发表于 11-03 13:13

    FPGA设计存在的4类时序路径

    命令set_multicycle_path常用来约束放松路径的约束。通常情况下,这种路径具有一个典型的特征:数据多个周期翻转一次,如下图所示。因此,我们把这种路径称为多周期路径(FPG
    的头像 发表于 09-14 09:05 537次阅读
    FPGA设计存在的4类时序<b class='flag-5'>路径</b>

    4. 27 SPI设备驱动开发1 OLED屏幕 - 第6节

    SPI程序0LED
    充八万
    发布于 :2023年08月16日 12:28:02

    哪位大佬有STSPIN32F0库函数或者给个下载路径

    哪位大佬有STSPIN32F0库函数或者给个下载路径,谢谢!
    发表于 08-07 14:26

    RL78/L12ユーザーズマニュアル(V0.02) 誤記修正について(ご報告)

    RL78/L12 ユーザーズマニュアル (V0.02) 誤記修正について (ご報告)
    发表于 07-18 18:30 0次下载
    RL78/L12ユーザーズマニュアル(V0.02) 誤記<b class='flag-5'>修正</b>について(ご報告)

    详解时序路径的相关概念

    reg2reg路径约束的对象是源寄存器(时序路径的起点)和目的寄存器(时序路径的终点)都在FPGA内部的路径
    的头像 发表于 06-26 14:28 671次阅读
    详解时序<b class='flag-5'>路径</b>的相关概念

    FPGA时序分析之关键路径

    关键路径通常是指同步逻辑电路中,组合逻辑时延最大的路径(这里我认为还需要加上布线的延迟),也就是说关键路径是对设计性能起决定性影响的时序路径
    发表于 06-21 14:14 1353次阅读
    FPGA时序分析之关键<b class='flag-5'>路径</b>

    中国移动曹蕾:五大技术路径推动5G持续创新演进

    为此,中国移动积极推动5G演进与创新,构建“1+5+4”技术创新体系,联合产业开展技术攻关和产业构建,推动5G高质量可持续演进。“1”个目标是持续引领产业5G-A技术发展,提前布局6G关键技术方向;“4”大举措是攻技术、研产品、促验证、强生态;“5”是提出以下五大技术
    的头像 发表于 06-20 15:09 540次阅读

    让人兴奋不已的 DOCSIS 4.0 上行频谱

    很难相信有线电缆服务接口数据规范(又称 DOCSIS)早在 20 多年前便已推出!与 Netscape 和 AOL 等一批 90 年代问世并爆火的技术不同,DOCSIS 经受住了时间考验,自其诞生
    的头像 发表于 06-19 10:25 433次阅读
    让人兴奋不已的 <b class='flag-5'>DOCSIS</b> 4.0 上行频谱

    用ML51内部晶振,需要得到11.0592MHz,怎么修正

    X3900吗 #define ADDR_BASE 0x3900 #define FLASH_L_LOWADDR_BASE+1 #define FLASH_L_HIGH ADDR_BASE+2 #define FLASH_H_LOW那是不 ADDR_BASE+3 #define FLASH_H_HIGH ADDR_B
    发表于 06-16 08:12

    FPGA时序约束之伪路径和多周期路径

    前面几篇FPGA时序约束进阶篇,介绍了常用主时钟约束、衍生时钟约束、时钟分组约束的设置,接下来介绍一下常用的另外两个时序约束语法“伪路径”和“多周期路径”。
    发表于 06-12 17:33 994次阅读

    项目路径无效:MCP5748G的Lwip堆栈示例项目错​​误如何解决?

    \\\\lwip_mpc5748g\\\\include)。lwip_mpc5748g pathentry 路径输入问题 4.描述资源路径位置类型 无效的项目路径:缺少项目文件夹或文件
    发表于 05-18 14:03