0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【华秋干货铺】一文轻松搞定PCB叠层和阻抗设计

华秋电子 来源:未知 2023-07-27 18:15 次阅读

为了减少在高速信号传输过程中的反射现象,必须在信号源、接收端以及传输线上保持阻抗的匹配。单端信号线的具体阻抗取决于它的线宽尺寸以及与参考平面之间的相对位置。特定阻抗要求的差分对间的线宽/线距则取决于选择的PCB叠层结构。

由于最小线宽和最小线距是取决于PCB类型以及成本要求,受此限制,选择的PCB叠层结构必须能实现板上的所有阻抗需求,包括内层和外层、单端和差分线等。

PCB叠层设计

层的定义设计原则

1、主芯片相临层为地平面,提供器件面布线参考平面;

2、所有信号层尽可能与地平面相邻;

3、尽量避免两信号层直接相邻;

4、主电源尽可能与其对应地相邻;

5、原则上应该采用对称结构设计,对称的含义包括:介质层厚度及种类、铜箔厚度、图形分布类型(大铜箔层、线路层)的对称。

PCB的层定义推荐方案

具体的PCB层设置时,要对以上原则进行灵活掌握,根据实际的需求,确定层的排布,切忌生搬硬套。以下给出常见的层排布推荐方案,供参考。在层设置时,若有相邻布线层,可通过增大相邻布线层的间距,来降低层间串扰。对于跨分割的情况,确保关键信号必须有相对完整的参考地平面或提供必要的桥接措施。

本文以RK3588方案的PCB设计为例,其10层1阶,10层2阶,8层通孔等PCB叠层结构的相关介绍,给客户在叠层结构的选择和评估上提供帮助。如果选择其他类型的叠层结构,请根据PCB厂商给出的规格,重新计算阻抗。

本文使用华秋DFM软件的阻抗计算功能,为大家展开相关叠层和阻抗设计的案例讲解。这是一款国内免费的PCB可制造性和PCBA装配分析软件,帮助设计工程师在生产前检查出可制造性问题,且能够满足工程师需要的多种使用场景

华秋DFM软件下载地址(复制到电脑浏览器打开):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

8层通孔板1.6mm厚度叠层设计

在8层通孔板叠层设计中,顶层信号L1的参考平面为L2,底层信号L8的参考平面为L7。建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基铜厚度建议全部采用 1oZ,厚度为1.6mm,其叠层设计如下图所示。

469809aa-2c65-11ee-815d-dac502259ad0.png

8层通孔板1.6mm厚度阻抗设计

外层单端50欧姆阻抗设计

使用华秋DFM工具,选择外层单端阻抗模型,输入对应参数,计算出对应线宽为3.8mil,L1与L8层是对称设计,故L1层与L8层50欧姆单端走线为3.8mil,如下图所示。

46c20962-2c65-11ee-815d-dac502259ad0.png

外层差分100欧姆阻抗设计

使用华秋DFM工具,选择外层单端阻抗模型,输入对应参数,计算出对应线宽/间距为3.3/7.7mil,L1与L8层是对称设计,故L1层与L8层100欧姆差分走线为3.3/7.7mil,如下图所示。

46dc2608-2c65-11ee-815d-dac502259ad0.png

内层单端50欧姆阻抗设计

使用华秋DFM工具,选择外层单端阻抗模型,输入对应参数,计算出对应线宽为4.2mil,L3与L6层是对称设计,故L3层与L6层50欧姆单端走线为4.2mil,如下图所示。

46eac30c-2c65-11ee-815d-dac502259ad0.png

内层差分100欧姆阻抗设计

使用华秋DFM工具,选择外层单端阻抗模型,输入对应参数,计算出对应线宽/间距为3.3/7.7mil,L3与L6层是对称设计,故L3层与L6层100欧姆差分走线为3.3/7.7mil,如下图所示。

470f82d2-2c65-11ee-815d-dac502259ad0.png

总体阻抗走线线宽

473bd83c-2c65-11ee-815d-dac502259ad0.png

8层通孔板1.2mm厚度叠层设计

在8层通孔板叠层设计中,顶层信号L1的参考平面为L2,底层信号L8的参考平面为L7。建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基铜厚度建议全部采用 1oZ,厚度为1.2mm,详细的叠层设计如下表所示。

474c6ff8-2c65-11ee-815d-dac502259ad0.png

8层通孔板1.2mm厚度阻抗设计

按照叠层设计参数,使用华秋DFM软件进行阻抗计算,计算方法与上述8层1.6MM通孔一致,不一一截图,计算出的阻抗线宽线距如下表所示。

475a5bae-2c65-11ee-815d-dac502259ad0.png

8层通孔板1.0mm厚度叠层设计

在8层通孔板叠层设计中,顶层信号L1的参考平面为L2,底层信号L8的参考平面为L7。建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bottom,基铜厚度建议全部采用 1oZ,厚度为1.0mm,详细的叠层设计如下表所示。

476cfe1c-2c65-11ee-815d-dac502259ad0.png

8层通孔板1.0mm厚度阻抗设计

按照叠层设计参数,使用华秋DFM软件进行阻抗计算,计算方法与上述8层1.6MM通孔一致,不一一截图,计算出的阻抗线宽线距如下表所示。

47794910-2c65-11ee-815d-dac502259ad0.png

10层1阶HDI板1.6mm厚度叠层设计

在10层1阶板叠层设计中,顶层信号L1的参考平面为L2,底层信号L10的参考平面为L9。建议层叠为TOP-Signal/Gnd-Gnd/Power-Signal-Gnd/Power-Gnd/Power-Gnd/Power-Signal-Gnd-Bottom,其中L1,L2,L9,L10,建议采用1oZ,其它内层采用HoZ。如下图所示为1.6mm板厚的参考叠层。

478c6f18-2c65-11ee-815d-dac502259ad0.png

10层1阶HDI板1.6mm厚度阻抗设计

按照叠层设计参数,使用华秋dfm软件进行阻抗计算,计算方法与上述8层通孔一致,不一一截图,计算出的单端阻抗线宽线距、差分阻抗线宽线距如下图所示。

47a526ca-2c65-11ee-815d-dac502259ad0.png47bbacce-2c65-11ee-815d-dac502259ad0.png

10层2阶HDI板1.6mm厚度叠层设计

在10层2阶板叠层设计中,顶层信号L1的参考平面为L2,底层信号L10的参考平面为L9。建议层叠为TOP-Gnd-Signal-Gnd-Power-Signal/Pow -Gnd-Signal-Gnd-Bottom,其中L1,L2,L3,L8,L9,L10,建议采用1oZ,其它内层采用HoZ。下图为1.6mm板厚的参考叠层。

47c4fb8a-2c65-11ee-815d-dac502259ad0.png

10层2阶HDI板1.6mm厚度阻抗设计

按照叠层设计参数,使用华秋dfm软件进行阻抗计算,计算方法与上述8层通孔一致,不一一截图,计算出的单端阻抗线宽线距、差分阻抗线宽线距如下图所示。

47efb938-2c65-11ee-815d-dac502259ad0.png480f3574-2c65-11ee-815d-dac502259ad0.png

华秋DFM软件下载地址(复制到电脑浏览器打开):

https://dfm.elecfans.com/uploads/software/promoter/hqdfm_DFMGZH.zip

专属福利

上方链接下载还可享多层板首单立减50元

每月1次4层板免费打样

并领取多张无门槛元器件+打板+贴片”优惠券


关于华秋 华秋,成立于2011年,是全球领先的产业数字化智造平台,国家级高新技术企业。以“客户为中心,追求极致体验”为经营理念,布局了电子发烧友网、方案设计、元器件电商、PCB 制造、SMT 制造和 PCBA 制造等电子产业服务,已为全球 30万+客户提供了高品质、短交期、高性价比的一站式服务。

48188d0e-2c65-11ee-815d-dac502259ad0.jpg

点击上方图片关注我们


原文标题:【华秋干货铺】一文轻松搞定PCB叠层和阻抗设计

文章出处:【微信公众号:华秋电子】欢迎添加关注!文章转载请注明出处。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 华秋电子
    +关注

    关注

    18

    文章

    463

    浏览量

    13212

原文标题:【华秋干货铺】一文轻松搞定PCB叠层和阻抗设计

文章出处:【微信号:huaqiu-cn,微信公众号:华秋电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    秋干货PCB阻抗设计12问,轻松带你搞懂阻抗

    阻抗,工程师们都接触过,但能把阻抗说清楚的工程师少之又少。阻抗看似简单,实则难以言表。 下面我们用快问快答的方式,轻松帮你搞懂阻抗! 0 1
    的头像 发表于 01-05 08:45 582次阅读
    【<b class='flag-5'>华</b><b class='flag-5'>秋干货</b><b class='flag-5'>铺</b>】<b class='flag-5'>PCB</b><b class='flag-5'>阻抗</b>设计12问,<b class='flag-5'>轻松</b>带你搞懂<b class='flag-5'>阻抗</b>

    DDR电路的阻抗设计!

    为此困扰,这里推荐款可以键智能计算阻抗自动的工具: 秋DFM软件 ,使用其
    发表于 12-25 13:48

    DDR电路的阻抗设计

    为此困扰,这里推荐款可以键智能计算阻抗自动的工具: 秋DFM软件 ,使用其
    发表于 12-25 13:46

    秋干货】4点搞定Type-C接口的PCB可制造性设计优化!

    插件松动,而孔径过小则可能使插件难以插入。建议根据目标器件的引脚尺寸确定合适的孔径。 2、阻抗设计的考虑: 为了减少信号传输过程中的损耗和干扰,阻抗
    发表于 12-08 10:18

    秋干货】软硬结合板的阻抗计算,你会吗?

    ,可以在参数配置里面填写修改,保存即可。 计算阻抗匹配介质厚度压合图 硬板图 1、秋DFM软件可以 自动生成
    发表于 09-15 14:11

    pcb电源需要铜吗?

    pcb电源需要铜吗? 在设计 PCB 电源时,是否需要铜取决于电路的需求以及设计者的决策
    的头像 发表于 09-14 10:47 4853次阅读

    DDR电路的阻抗设计

    8通孔板1.6mm厚度阻抗设计     在8通孔板
    的头像 发表于 08-21 17:16 1861次阅读
    DDR电路的<b class='flag-5'>叠</b><b class='flag-5'>层</b>与<b class='flag-5'>阻抗</b>设计

    秋干货】DDR电路的PCB布局布线要求

    PCB设计空间足够的情况下,优先考虑留出DDR电路模块所需要的布局布线空间,拷贝瑞芯微原厂提供的DDR模板,包含芯片与DDR颗粒相对位置、电源滤波电容位置、铜间距等完全保持致。 如下8张图(从左至右),分别为:L1-L8
    的头像 发表于 08-18 10:55 744次阅读
    【<b class='flag-5'>华</b><b class='flag-5'>秋干货</b><b class='flag-5'>铺</b>】DDR电路的<b class='flag-5'>PCB</b>布局布线要求

    秋干货】DDR电路的PCB布局布线要求

    近管脚放置,减小回路电感。 设计完PCB后,定要做分析检查,才能让生产更顺利,这里推荐款可以键智能检测PCB布线布局最优方案的工具:
    发表于 08-17 17:23

    秋干货】电源PCB设计汇总

    在《PCB设计丨电源设计的重要性》中,已经介绍了电源设计的总体要求,以及不同电路的相关布局布线等知识点,那么本篇内容,小编将以RK3588为例,为大家详细介绍其他支线电源的PCB
    发表于 08-10 16:37

    RK3588 PCB推荐阻抗设计

    分享,《RK3588 PCB设计指导白皮书》其中章节——RK3588 PCB推荐阻抗设计。(文末附《RK3588
    发表于 08-10 09:32 583次阅读
    RK3588 <b class='flag-5'>PCB</b>推荐<b class='flag-5'>叠</b><b class='flag-5'>层</b>及<b class='flag-5'>阻抗</b>设计

    秋干货PCB布线技巧升级:高速信号篇

    5.4Gbps,那么不用挖BGA区域的参考,如下图所示。 02 避免玻纤编织效应 PCB基板是由玻璃纤维和环氧树脂填充压合而成。玻璃纤维的介电常数大约是6,树脂的介电常数般不到3。在路径长度和信号速度
    发表于 08-03 18:18

    RK3588 PCB推荐阻抗设计

    决于选择的PCB结构。由于最小线宽和最小线距是取决于PCB类型以及成本要求,受此限制,选择的PCB
    的头像 发表于 08-01 07:45 1982次阅读
    RK3588 <b class='flag-5'>PCB</b>推荐<b class='flag-5'>叠</b><b class='flag-5'>层</b>及<b class='flag-5'>阻抗</b>设计

    秋干货轻松搞定PCB阻抗设计

    决于选择的PCB结构。由于最小线宽和最小线距是取决于PCB类型以及成本要求,受此限制,选择的PCB
    的头像 发表于 07-31 10:18 961次阅读
    【<b class='flag-5'>华</b><b class='flag-5'>秋干货</b><b class='flag-5'>铺</b>】<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>轻松</b><b class='flag-5'>搞定</b><b class='flag-5'>PCB</b><b class='flag-5'>叠</b><b class='flag-5'>层</b>和<b class='flag-5'>阻抗</b>设计

    秋干货轻松搞定PCB阻抗设计

    决于选择的PCB结构。 由于最小线宽和最小线距是取决于PCB类型以及成本要求,受此限制,选择的PCB
    的头像 发表于 07-31 10:15 590次阅读
    【<b class='flag-5'>华</b><b class='flag-5'>秋干货</b><b class='flag-5'>铺</b>】<b class='flag-5'>一</b><b class='flag-5'>文</b><b class='flag-5'>轻松</b><b class='flag-5'>搞定</b><b class='flag-5'>PCB</b><b class='flag-5'>叠</b><b class='flag-5'>层</b>和<b class='flag-5'>阻抗</b>设计